[发明专利]半导体器件及其制造方法无效

申请号：	201410428118.4	申请日：	2014-08-27
公开（公告）号：	CN104465654A	公开（公告）日：	2015-03-25
发明（设计）人：	太田千春;高尾和人;西尾让司;四户孝	申请（专利权）人：	株式会社东芝
主分类号：	H01L27/04	分类号：	H01L27/04;H01L21/77
代理公司：	永新专利商标代理有限公司 72002	代理人：	王英;陈松涛
地址：	日本***	国省代码：	日本;JP
权利要求书：	查看更多	说明书：	查看更多
摘要：	根据一个实施例，半导体器件包含第一半导体区域、第二半导体区域、以及第三半导体区域。所述第一半导体区域包含碳化硅。所述第一半导体区域的导电类型是第一导电类型。所述第二半导体区域包含碳化硅。所述第二半导体区域的导电类型是第二导电类型。所述第三半导体区域包含碳化硅。所述第三半导体的导电类型是所述第二导电类型。所述第三半导体区域提供于所述第一半导体区域与所述第二半导体区域之间。当在连接所述第一半导体区域和所述第二半导体区域的方向上看时，所述第二半导体区域与所述第三半导体区域的交叠区域的面积小于所述第一半导体区域与所述第二半导体区域的交叠区域的面积。
搜索关键词：	半导体器件及其制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

一种半导体器件，包括：第一导电类型的第一半导体区域，所述第一半导体区域包含碳化硅；第二导电类型的第二半导体区域，所述第二半导体区域包含碳化硅；以及提供于所述第一半导体区域与所述第二半导体区域之间的所述第二导电类型的第三半导体区域，所述第三半导体区域包含碳化硅，当从连接所述第一半导体区域和所述第二半导体区域的方向上看时，所述第二半导体区域与所述第三半导体区域的交叠区域的面积小于所述第一半导体区域与所述第二半导体区域的交叠区域的面积。

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201410428118.4/，转载请声明来源钻瓜专利网。

上一篇：一种半导体外延结构及其生长方法
下一篇：降低MOS芯片内阻的封装结构及封装方法

同类专利

半导体元件-201480081528.4
发明人：高桥彻雄;瓜生胜美 -专利权人：三菱电机株式会社
申请日： 2014-08-26 - 公布日： 2019-11-05 - 主分类号： H01L27/04
摘要：具有：有源区域，其具有在第1导电型的衬底的上表面侧设置的第1导电型的发射极区域、在该衬底的上表面侧设置的第2导电型的基极区域和在该衬底的下表面侧设置的第2导电型的集电极层；以及二极管区域，其具有在该衬底的上表面侧设置的第2导电型的阳极层和在该衬底的下表面侧设置的第1导电型的阴极层，该阴极层在俯视图中与该有源区域分离，在该有源区域的上表面侧形成杂质浓度比该阳极层高的第2导电型的高浓度区域。

半导体器件及其布局方法-201510437337.3
发明人：周庭暐;吴文朗;陈启通;陈顺利;江庭玮;田丽钧 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-07-23 - 公布日： 2019-11-01 - 主分类号： H01L27/04
摘要：在一些实施例中，半导体器件包括第一有源区、第二有源区和导电金属结构。第二有源区与第一有源区分隔开。导电金属结构布置为连接第一有源区与第二有源区。导电金属结构包括第一支柱、第二支柱和主体。第二支柱与第一支柱分隔开且主体在第一支柱和第二支柱之间延伸并连接第一支柱和第二支柱。本发明涉及半导体器件及其布局方法。

具有双向开关和放电电路的半导体器件-201910328003.0
发明人： M.伊马姆;H.金;K.K.梁;B.潘地亚;G.普雷赫特尔 -专利权人：英飞凌科技奥地利有限公司
申请日： 2019-04-23 - 公布日： 2019-10-29 - 主分类号： H01L27/04
摘要：具有双向开关和放电电路的半导体器件。一种半导体器件包括主双向开关，其形成在半导体衬底上并具有第一和第二栅极，电连接到第一电压端的第一源极，电连接到第二电压端的第二源极，以及公共漏极。该半导体器件还包括放电电路，其具有与主双向开关单片集成的并以公共源极配置连接到半导体衬底的辅助双向开关或多个单独的晶体管。多个单独的晶体管或辅助双向开关包括连接到主双向开关的第一源极的第一漏极，连接到主双向开关的第二源极的第二漏极，第一和第二栅极，其中每个与栅极驱动电路解耦合,使得至少无源地并且基于主双向开关的状态控制第一和第二栅极。

半导体装置-201480065081.1
发明人：长尾胜久;川本典明 -专利权人：罗姆股份有限公司
申请日： 2014-11-26 - 公布日： 2019-10-22 - 主分类号： H01L27/04
摘要：形成半导体装置1，所述半导体装置包含：SiC外延层28；多个晶体管单元18，形成于SiC外延层28，通过规定的控制电压接通/关断控制；栅极电极19，与在接通时形成沟道的晶体管单元18的沟道区域32相对；栅极金属44，为了与外部的电连接而露出到最外层表面，与栅极电极19在物理上分离，但是，电连接于栅极电极19；以及内置电阻21，被配置在栅极金属44的下方，由将栅极金属44和栅极电极19电连接的多晶硅构成。

用于高频应用的异质结构互连-201880012923.5
发明人： A·维诺戈帕;B·S·库克;L·哥伦布;R·R·多林 -专利权人：德克萨斯仪器股份有限公司
申请日： 2018-02-21 - 公布日： 2019-10-15 - 主分类号： H01L27/04
摘要：在所描述的示例中，集成电路(100)包括互连(124)，互连(124)包括金属层(130)、在金属层(130)的顶部表面或者金属层(130)的底部表面中的至少一个上的石墨烯层(132)以及在石墨烯层(132)上与金属层(130)相对的六方氮化硼(hBN)层(134)。集成电路的介电材料(116)接触hBN层(134)。石墨烯层(132)具有一个或更多个石墨烯原子层。hBN层(134)的厚度为一至三个原子层。互连(124)可以在金属层(130)的底部表面上具有下石墨烯层(128)以及下hBN层(126)，并且在金属层(130)的顶部表面上具有上石墨烯层(132)以及上hBN层(134)。

多环p型电极和螺旋线圈的可见光通信器件-201610993848.8
发明人：郭志友;黄晶;孙慧卿;孙杰;黄鸿勇;黄涌;杨晛;张柱定;刘洋;郭敏;姚舜禹;衣新燕;范宣聪 -专利权人：华南师范大学
申请日： 2016-11-11 - 公布日： 2019-10-11 - 主分类号： H01L27/04
摘要：本发明公开一种多环p型电极和螺旋线圈的可见光通信器件，包括若干个LED芯片串联组成的LED芯片阵列，还包括电感线圈，所述电感线圈LED芯片阵列串联，所述电感线圈的电感值L满足：所述LED芯片的p型电极层用三环导电材料制作，由内到外分别为金属Al环形电极、氧化锌环形电极和纳米银环形电极。

一种双触发LVTSCR结构及其电路-201510222390.1
发明人：单毅 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2015-05-04 - 公布日： 2019-09-27 - 主分类号： H01L27/04
摘要：本发明涉及电子电路技术领域，尤其涉及一种双触发LVTSCR结构及其电路，通过构建一包括MOS晶体管、若干二极管、电阻和三级晶体管的双触发LVTSCR电路，所述二极管串联连接于三极晶体管的发射极与集电极之间，电阻串联与双触发LVTSCR的阳极与PMOS管的栅极之间或者连接于双触发LVTSCR的阴极与NMOS管的栅极之间；通过采用本技术方案，使SCR器件具备更低的触发电压，有效提高ESD保护能力，提高了产品的良率。

半导体装置的制造方法以及PIN二极管-201380078145.7
发明人：藤井秀纪 -专利权人：三菱电机株式会社
申请日： 2013-07-11 - 公布日： 2019-09-27 - 主分类号： H01L27/04
摘要：在半导体衬底(1)形成IGBT(15)。在半导体衬底(1)上利用多晶硅或者非晶硅形成温度感测二极管(17)。在形成IGBT(15)之后将温度感测二极管(17)的一部分选择性地氧化或者升华，从而将温度感测二极管(17)分割为多个二极管。由此，能够消除由多晶硅的完成尺寸的波动导致的对特性的影响。其结果，能够抑制特性波动并实现小型化。

包括半导体电阻器和电阻补偿电路的集成电路及相关方法-201510824958.7
发明人： A·帕加尼;A·莫塔 -专利权人：意法半导体股份有限公司
申请日： 2015-11-24 - 公布日： 2019-09-24 - 主分类号： H01L27/04
摘要：本申请涉及包括半导体电阻器和电阻补偿电路的集成电路及相关方法。集成电路可包括半导体衬底以及半导体电阻器。半导体电阻器可包括在半导体衬底中并具有第一导电性类型的阱、在阱中具有L形并具有第二导电性类型的第一电阻性区域、以及与第一电阻性区域相关联的调节元件。集成电路还可包括在半导体衬底上的电阻补偿电路。电阻补偿电路可以被配置为测量第一电阻性区域的初始电阻，并基于测得的初始电阻在调节元件处产生电压，以调节第一电阻性区域的工作电阻。

由解理面决定器件区域边界的半导体基板-201810017571.4
发明人：张国飙 -专利权人：杭州海存信息技术有限公司
申请日： 2018-01-09 - 公布日： 2019-07-16 - 主分类号： H01L27/04
摘要：为了降低异质外延的片中位错密度，本发明提出一种由解理面决定器件区域边界的半导体基板及其制造方法。该半导体基板的器件区域含有一锯齿形边界，该锯齿形的每条边线与半导体基板的一个解理面平行，且半导体基板的每个解理面与该锯齿形的至少一边线平行。

在高阻衬底上形成的半导体器件和射频模块-201610435552.4
发明人：赵勇洙 -专利权人： DBHITEK株式会社
申请日： 2016-06-17 - 公布日： 2019-07-05 - 主分类号： H01L27/04
摘要：在实施例中，半导体器件包括高阻衬底、设置在高阻衬底上的晶体管，和设置在高阻衬底中围绕晶体管的深沟槽器件隔离区。特别地，高阻衬底具有第一导电类型，具有第二导电类型的深阱区设置在高阻衬底中。进一步地，具有第一导电类型的第一阱区设置在深阱区上，晶体管设置在第一阱区上。

瞬态电压抑制器及其制造方法-201610949003.9
发明人：刘峰松;陶有飞;史超 -专利权人：上海先进半导体制造股份有限公司
申请日： 2016-10-26 - 公布日： 2019-06-25 - 主分类号： H01L27/04
摘要：本发明公开了一种瞬态电压抑制器及其制造方法，所述瞬态电压抑制器的制造方法包括以下步骤：提供P‑型半导体衬底至反应腔室中；在P‑型半导体衬底上注入埋层形成埋层衬底；在埋层衬底上分别刻蚀两个浅沟槽；埋层推进；对埋层衬底进行预吹扫，对反应腔室进行烘烤；用硅源气体和刻蚀气体填充两个浅沟槽；生长高阻本征外延层；在埋层衬底上注入掺杂依次形成第一P+区、N+区以及第二P+区；在N+区与两个浅沟槽之间分别刻蚀两个深沟槽；在深沟槽内填充二氧化硅，并完成金属布线工艺。与现有技术相比，本发明实现了沟槽的二次隔离，有效地抑制了埋层的扩散，从而保证了衬底表面外延层的电阻率，进而降低了TVS的电容。

电阻元件及其制造方法-201811293060.1
发明人：狩野太一;澄田仁志;齐藤俊;山路将晴;佐佐木修 -专利权人：富士电机株式会社
申请日： 2018-11-01 - 公布日： 2019-06-21 - 主分类号： H01L27/04
摘要：提供一种能够使芯片尺寸缩小、能够减少接合线的根数的电阻元件及其制造方法。具备：半导体衬底；第一绝缘膜，其设置于半导体衬底上；电阻层，其设置于第一绝缘膜上；第二绝缘膜，其设置为覆盖第一绝缘膜和电阻层；第一电极，其设置于第二绝缘膜上，与电阻层电连接；中继布线，其设置于第二绝缘膜上且与第一电极相分离，具有与电阻层电连接的电阻层连接端子以及与半导体衬底欧姆连接的衬底连接端子；以及第二电极，其设置于半导体衬底下，其中，第一电极与第二电极之间为电阻体。

半导体器件结构及其形成方法-201510055804.6
发明人：杨岱宜;廖御杰;林天禄;包天一 -专利权人：台湾积体电路制造股份有限公司
申请日： 2015-02-03 - 公布日： 2019-06-21 - 主分类号： H01L27/04
摘要：本发明提供一种半导体器件结构。该半导体器件结构包括半导体衬底。该半导体器件结构包括位于半导体衬底上方的第一介电层。该半导体器件结构包括嵌入在第一介电层中的第一导线。该半导体器件结构包括位于第一介电层和第一导线上方的第二介电层。该半导体器件结构包括位于第二介电层上方的第二导线。第二介电层位于第一导线和第二导线之间。半导体器件结构包括穿过第二介电层以将第一导线电连接至第二导线的导电柱。导电柱彼此间隔开。本发明涉及半导体器件结构及其形成方法。

一种集成电路结构及其制造方法、半导体器件-201510202281.3
发明人：焦斌斌 -专利权人：中国科学院微电子研究所
申请日： 2015-04-24 - 公布日： 2019-05-21 - 主分类号： H01L27/04
摘要：本发明公开了一种集成电路结构的制造方法，包括步骤：提供第一晶片，第一晶片上形成有第一电路结构及其上的第一顶层钝化层；提供第二晶片，第二晶片的第一表面上形成有对准标记；在第二晶片上形成第二电路结构的第二掺杂区；将第二晶片的第一表面朝向第一顶层钝化层，进行第一晶片和第二晶片的键合；将第二晶片减薄至第二掺杂区；在第二晶片上形成第二电路结构的第二栅极及第二互联结构，并在第二互联结构的其中一层与第一电路结构的第一互联结构的其中一层之间形成晶片间互联线；覆盖第二顶层钝化层。晶片间的互联线与芯片内的引线间距相当，具有更小的芯片间导通距离，无需大尺寸的通孔即可实现晶片间的导通，工艺易于实现且集成度高。

半导体装置和电子设备-201410160192.2
发明人：深作克彦 -专利权人：索尼半导体解决方案公司
申请日： 2014-04-21 - 公布日： 2019-05-10 - 主分类号： H01L27/04
摘要：本发明提供了半导体装置和电子设备。所述半导体装置包括：晶体管，其被构造用来基于触发信号而使第一端子与第二端子之间电导通；以及触发器件，其被形成于形成有所述晶体管的晶体管区域中，并且被构造用来基于施加至所述第一端子的电压而生成所述触发信号。所述电子设备包括上述半导体装置和内部电路，所述内部电路被连接至所述第一端子和所述第二端子。本发明能够减小集成于半导体装置中的电路的布局面积。

静电放电保护装置-201580007205.5
发明人： T.S.亨德森;R.E.克纳普 -专利权人： QORVO美国公司
申请日： 2015-01-29 - 公布日： 2019-05-03 - 主分类号： H01L27/04
摘要：各种实施方案提供一种静电放电(ESD)保护装置。所述ESD保护装置可包括以层的形式形成于彼此顶部上的次集电极、集电极、基极和发射极。所述发射极可包括与所述基极中所包括的半导体不同的半导体以形成异质结。所述ESD保护装置可包括设置在所述次集电极上的集电极触点和设置在所述发射极上的发射极触点。所述ESD保护装置可以是二端子装置，所述二端子装置不具有与所述基极耦接的导电基极触点。

一种半导体器件及其制造方法、电子装置-201410537804.5
发明人：曾以志;赵杰;邓浩;严琰 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-10-13 - 公布日： 2019-04-09 - 主分类号： H01L27/04
摘要：本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，所述半导体衬底上形成有栅极结构；在所述栅极结构的顶部和侧壁以及所述半导体衬底上形成富氧衬垫层；在所述富氧衬垫层上循环进行可流动的介电材料的沉积操作和固化处理操作，以形成层间介电层；以及进行退火处理。根据本发明提供的半导体器件的制造方法，采用了富氧衬垫层，其可以促进可流动的介电材料的转变，避免在层间介电层中留下空洞，并且无需增加高温热退火处理来改善介电层的间隙填充。因此，本方法可以提高介电层的间隙填充能力，改善介电层的质量而无需增加热预算。

非平面器件和应变产生沟道电介质-201410784304.1
发明人：江国诚;冯家馨;吴志强 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-12-16 - 公布日： 2019-04-05 - 主分类号： H01L27/04
摘要：本发明提供了一种具有设置在沟道区下面的应变产生结构的非平面电路器件。在示例性实施例中，集成电路器件包括衬底，第一鳍结构和第二鳍结构设置在衬底上。隔离部件沟槽限定在第一鳍结构和第二鳍结构之间。该电路器件还包括设置在隔离部件沟槽内的衬底的水平面上的应变部件。应变部件可以配置成对在第一鳍结构上形成的晶体管的沟道区产生应变。电路器件还包括设置在隔离部件沟槽内的应变部件上的填充电介质。在一些这种实施例中，应变部件还设置在第一鳍结构的垂直面上以及第二鳍结构的垂直面上。本发明还涉及非平面器件和应变产生沟道电介质。

半导体集成电路装置-201410049847.9
发明人：有山稔 -专利权人：艾普凌科有限公司
申请日： 2014-02-13 - 公布日： 2019-03-22 - 主分类号： H01L27/04
摘要：提供一种熔断器电路和半导体集成电路装置，该熔断器电路用简洁的电路结构将面积和成本抑制到最低限度。将形状大致相同而方块电阻不同的第一熔断器和第二熔断器串联连接在不同电位的端子之间来构成熔断器电路，在不切断熔断器的状态下，将输出端子的电位固定于任意一个端子的电位。

半导体装置-201480075282.X
发明人：木村圭佑;龟山悟 -专利权人：丰田自动车株式会社
申请日： 2014-09-08 - 公布日： 2019-03-12 - 主分类号： H01L27/04
摘要：本发明提供一种半导体装置，所述半导体装置具有形成有IGBT的主IGBT区、形成有二极管的主二极管区、形成有IGBT的感测IGBT区、和形成有二极管的感测二极管区。体区与阳极区之间的间隔长于二者之间的n型区的移动率与寿命的乘积。阳极区与集电区之间的间隔长于二者之间的n型区的移动率与寿命的乘积。集电区的端部与体区之间的间隔长于二者之间的n型区的移动率与寿命的乘积。

半导体装置-201380080749.5
发明人：堀内佑树;龟山悟 -专利权人：丰田自动车株式会社
申请日： 2013-11-05 - 公布日： 2019-03-12 - 主分类号： H01L27/04
摘要：本发明提供一种在绝缘栅双极性晶体管与二极管区域被形成在同一半导体基板上的半导体装置中进一步减少损耗的技术。该半导体装置具备半导体基板，该半导体基板形成有至少一个绝缘栅双极性晶体管区域和至少一个二极管区域。在对半导体基板进行俯视观察时，绝缘栅双极性晶体管区域与二极管区域在预定的方向上相互邻接。在对半导体基板进行俯视观察时，集电区与阴极区邻接的第一边界面相对于在半导体基板的表面侧绝缘栅双极性晶体管区域与二极管区域邻接的第二边界面，向从阴极区朝向集电区的方向或从集电区朝向阴极区的方向中的任意一个方向偏移。

半导体装置、驱动电路及显示装置-201410327173.4
发明人：三宅博之;丰高耕平;山崎舜平 -专利权人：株式会社半导体能源研究所
申请日： 2014-07-10 - 公布日： 2019-03-08 - 主分类号： H01L27/04
摘要：本发明提供一种通过栅极驱动器电路的设计实现窄边框化的半导体装置。显示装置的栅极驱动器包括移位寄存器单元、解复用器电路以及n个信号线。通过使移位寄存器单元的每一级与传输时钟信号的n个信号线连接，能够输出（n‑3）个输出信号，n越大，传输无助于输出的时钟信号的信号线的比例越小，所以与移位寄存器单元的每一级输出1个输出信号的现有的结构相比，移位寄存器单元部分的占有面积变小，由此能够实现栅极驱动器电路的窄边框化。

具有有源泄漏电流补偿的过压开关的装置和方法-201610121115.5
发明人： E·伊瓦诺夫;J·A·塞尔瑟多 -专利权人：美国亚德诺半导体公司
申请日： 2016-03-03 - 公布日： 2019-01-29 - 主分类号： H01L27/04
摘要：本发明涉及具有有源泄漏电流补偿的过压开关的装置和方法。提供具有有源泄漏电流补偿的过压开关的装置和方法。在某些配置中，集成电路包括：输入节点和电连接到输入节点的保护设备或过压开关。该保护设备包括：第一阱和第二阱。第二阱被定位成邻近所述第一阱和具有相反于第一阱的导电类型。此外，该保护设备的第一端子电连接到第一阱和到IC的输入节点。该保护设备还包括漏电流补偿电路，用于基于所述第一端子的电压电平控制第二阱的电压电平，以抑制所述保护设备的第一端子的漏电流。

对表面电荷敏感性降低的结构和方法-201580003842.5
发明人：理查德·A·布兰查德 -专利权人：理想能量有限公司
申请日： 2015-01-16 - 公布日： 2018-12-28 - 主分类号： H01L27/04
摘要：本申请提供了(除更广泛适用的发明之外)特别适用于利用双极性传导的双侧功率半导体器件的改善。在这类器件中，本发明人已认识到，还可以令人惊异的优点使用四个(或更多个)半导体掺杂部件中的两个或三个，以在两个表面上的有源阵列周围形成场限定环，其中，所述半导体掺杂部件在双侧功率器件的有源器件(阵列)部分中形成载流子发射结构和控制结构。最优选地，在一些实施例但不一定所有实施例中，一种传导类型的浅植入物用于对具有另一传导类型的阱的表面作出抵消掺杂。该浅植入物单独地工作或与具有相同传导类型的另一浅植入物组合地工作，以使阱免受半导体材料的表面处或之上的过量电荷的影响。

一种基于微型变压器的堆叠式数字隔离器-201410266132.9
发明人：张峰;吴宗国;李文昌;李金良 -专利权人：中国科学院自动化研究所
申请日： 2014-06-16 - 公布日： 2018-09-11 - 主分类号： H01L27/04
摘要：本发明公开了一种基于微型变压器的堆叠式数字隔离器，其包括：上下堆叠在基板上的微型变压器和集成电路；其中，所述微型变压器包括第一金属线圈、第二金属线圈和位于第一金属线圈和第二金属线圈之间的隔离层；所述底层集成电路包括集成化的初级驱动电路和次级接收电路。本发明将微型变压器被放置在整个集成电路的顶层。为保证良好的EMC特性，微型变压器与集成化的电路之间有绝缘层和电磁屏蔽层。本发明将微型变压器集成在单芯片之上，不需要单独的多芯片互连，从而大大减小芯片面积，降低成本。

用于片上集成的整流桥结构-201710099378.5
发明人：徐义强;康明辉;范建林;朱波;曾红霞 -专利权人：无锡新硅微电子有限公司
申请日： 2017-02-23 - 公布日： 2018-09-04 - 主分类号： H01L27/04
摘要：本发明公开了一种用于片上集成的整流桥结构，属于电路领域。该整流桥结构包括构成整流桥的四个二极管、两个少子保护环；四个所述二极管中的第一二极管和第二二极管分别被一个少子保护环包围；所述少子保护环由深N阱DNW和位于所述DNW下方的N型深埋层BN构成，所述少子保护环贯穿所述二极管所在的P型外延层；所述少子保护环中的所述DNW通过金属线与P型源漏PSD连接，所述PSD被浅P阱SPWELL包围；解决了现有技术中将整流桥和主芯片集成到同一块衬底时，整流桥会出现寄生漏电的问题；达到了能够将整流桥和主芯片集成到同一块衬底，提高产品的集成程度的效果。

多源自供电集成电路-201510980133.4
发明人：陈远宁;戴征武;章伟聪 -专利权人：宁波微能物联科技有限公司
申请日： 2015-12-23 - 公布日： 2018-07-27 - 主分类号： H01L27/04
摘要：本发明提供了一种多源自供电集成电路，包括多源能量采集器和集成电路，多源能量采集器和集成电路共同集成在P型或N型衬底上，多源能量采集器包括PN结和覆盖在PN结上的抗反射层；集成电路设置在与PN结相反一面的衬底上；多源能量采集器的P区和N区分别通过金属导线从衬底内部直接连接到集成电路，多源能量采集器采集能量后为集成电路供电。多源能量采集器还包括射频能源采集天线，射频能源采集天线设置在抗反射层上或者设置在与PN结相反一面的衬底上，或者同时在这两个面都设置；射频能源采集天线连接到集成电路，天线采集能量后为集成电路供电。本发明能采集多种能源，并能够长期稳定提供电量；能在各种极端险恶环境中使用。

半导体结构及其制造方法-201410770314.X
发明人：张哲诚;程潼文;谢瑞夫;林木沧 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-12-15 - 公布日： 2018-07-20 - 主分类号： H01L27/04
摘要：本发明提供了一种半导体结构，包括半导体衬底和浅沟槽隔离(STI)。STI包括与半导体衬底相连接的侧壁。STI从半导体衬底的底部突出，并且STI包括与半导体衬底的底部接触的底面、与底面相对的顶面。底面的宽度大于顶面的宽度。

局部单元级别功率门控开关-201580083324.9
发明人： R.里奥斯;V.莱;G.杜威;J.T.卡瓦列罗斯 -专利权人：英特尔公司
申请日： 2015-09-25 - 公布日： 2018-07-17 - 主分类号： H01L27/04
摘要：描述了在集成电路管芯的局部单元级别处的功率门控开关。在一个示例中，多个逻辑单元具有数据输入线和数据输出线以及电源输入以接收功率来驱动逻辑单元的电路。用于每个逻辑单元的功率开关被耦合在电源和相应的逻辑单元的电源输入之间以控制从电源连接到相应的逻辑单元的功率。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]半导体器件及其制造方法无效

专利文献下载