[发明专利]层叠封装体的制造系统及制造方法有效
| 申请号： | 201310525100.1 | 申请日： | 2013-10-30 |
| 公开（公告）号： | CN104066310B | 公开（公告）日： | 2018-08-31 |
| 发明（设计）人： | 伊藤克彦;池田政典;冈本健二;中村光男 | 申请（专利权）人： | 松下知识产权经营株式会社 |
| 主分类号： | H01L25/10 | 分类号： | H01L25/10;H05K13/04 |
| 代理公司： | 中原信达知识产权代理有限责任公司 11219 | 代理人： | 穆德骏;谢丽娜 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及层叠封装体的制造系统及制造方法，提供一种能够提高层叠封装体的制造中的生产率的层叠封装体的制造系统及制造方法。通过光学识别保持有多个底部封装体（4）的搬运器（5），检测出搬运器（5）上形成的代表标志的位置及搬运器（5）中的各底部封装体（4）的个别位置而反馈到部件安装装置（M2），在部件安装装置（M2）中，根据通过识别照相机（8）、标志位置检测部（9）仅位置识别了代表标志的识别结果、和所转发的位置数据（7a），将顶部封装体（14）安装到各底部封装体（4），这样一来，在顶部封装体（14）的安装步骤中，无需个别进行底部封装体（4）的位置识别，能够缩短部件层叠所需的作业节拍时间，从而提高层叠封装体的制造中的生产率。 | ||
| 搜索关键词： | 层叠 封装 制造 系统 方法 | ||
【主权项】：
1.一种层叠封装体的制造系统，制造在底部封装体上层叠顶部封装体而形成的层叠封装体，其特征在于，具有：检查部，通过光学识别保持有多个上述底部封装体的搬运器，检测出上述搬运器上形成的代表标志的位置及上述搬运器中的各底部封装体的个别位置；以及安装部，将上述顶部封装体安装到检测出了上述个别位置后的、上述搬运器上所保持的底部封装体上，上述检查部求出位置数据并转发到上述安装部，其中，上述位置数据为将上述个别位置相对于上述代表标记的相对位置按照各底部封装体表示的位置数据，上述安装部根据仅位置识别了上述代表标志的识别结果、和所转发的上述位置数据，将顶部封装体安装到各底部封装体上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于松下知识产权经营株式会社，未经松下知识产权经营株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310525100.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种变长螺距式送料机构及使用该送料机构的炉具
- 下一篇：易装配的防水罩壳
- 同类专利
- 封装堆叠结构及其制造方法-201710130725.6
- 陈裕纬;徐宏欣;王启安 - 力成科技股份有限公司
- 2017-03-07 - 2019-10-11 - H01L25/10
- 本发明提供一种包括第一封装结构及第二封装结构的封装堆叠结构。第一封装结构包括第一载板、第一芯片、第一绝缘密封体、导电结构、晶种层以及线路层。载板接垫、第一芯片、第一绝缘密封体以及导电结构位于第一载板的第一表面上。第一绝缘密封体包括第一开孔以及沟渠。第一绝缘密封体包括封装胶以及分散于封装胶中的填充物以及金属盐类。晶种层包括金属盐类还原的金属，且配置于第一开孔以及沟渠的表面。线路层配置于晶种层上。第二封装结构与线路层电性连接。此外，本发明还提供一种封装堆叠结构的制造方法。
- 功率模块-201610347970.8
- 王涛;鲁凯;赵振清;洪守玉;程伟 - 台达电子工业股份有限公司
- 2016-05-23 - 2019-09-27 - H01L25/10
- 本发明关于一种功率模块，其包括基板及积木式壳体，其中基板包括至少一电子元件，积木式壳体设置于基板上且包围电子元件。积木式壳体包括多个挡墙，可拆卸地相组接，且每一挡墙具有二接合元件，分别设置于挡墙的两侧边，其中任一挡墙的两个接合元件分别与相邻的挡墙的对应接合元件相组接。积木式壳体的挡墙的数量与组合方式可依据基板的尺寸而改变，由此可降低功率模块的生产成本及提高功率密度。
- 低剖面加强层叠封装半导体器件-201580068185.2
- H·B·蔚;D·W·金;K-P·黄;Y·K·宋 - 高通股份有限公司
- 2015-12-15 - 2019-06-28 - H01L25/10
- 本公开提供了半导体封装以及用于制造PoP半导体封装的方法。该PoP半导体封装可包括第一半导体封装和第二半导体封装，该第一半导体封装包括阳极化金属盖结构，该结构包括(i)具有中央空腔开口方向的中央空腔以及(ii)具有面向与该中央空腔开口方向相反的方向的周界空腔开口方向的至少一个周界空腔；布置在该阳极化金属盖结构的中央空腔中的第一半导体器件；电耦合到该第一半导体器件的重分布层，其中在该重分布层中形成的导电迹线向该至少一个周界空腔曝露；以及布置在该至少一个周界空腔中的焊料材料，该第二半导体封装包括至少一个导电桩，其中该至少一个导电桩被电耦合到布置在该至少一个周界空腔中的焊料材料。
- 多芯片结构-201610654900.7
- 骆彦彬;鄞豪辉;游志青;苏耀群 - 联发科技股份有限公司
- 2016-08-11 - 2019-03-08 - H01L25/10
- 本发明实施例公开多芯片结构。其中一种多芯片结构可包括：交换机系统芯片；设置在所述交换机系统芯片周围的多个串并转换器芯片；以及多个芯片间接口，其中，所述多个芯片间接口用于将所述多个串并转换器芯片分别与所述交换机系统芯片相连接。实施本发明实施例，输入输出芯片可独立进行设计以最优化它们的性能，并且这些输入输出芯片可通过最合适的半导体工艺制造。
- 具有减少的高度的封装堆叠结构-201480014480.5
- C-K·金;O·J·比奇厄;M·P·沙哈;M·B·许;D·F·蕾 - 高通股份有限公司
- 2014-03-11 - 2019-03-08 - H01L25/10
- 为了实现具有有利地减少了高度的封装堆叠，第一封装基底(200，700)具有大小设置成容纳第二封装管芯(305，715)的窗口(215，715)。第一封装基底(200，700)通过多个封装堆叠互连(400)与第二封装基底(110)互连，使得第一和第二基底由一间隙隔开。第二封装管芯的厚度大于所述间隙，使得第二封装管芯至少部分地置于第一封装基底的窗口内。
- 一种高密度射频多芯片封装结构-201610653380.8
- 欧清海;高强;李良;张忠瑞;程大伟;王峥;赵东艳;曾令康;刘柱;廖逍 - 国网辽宁省电力有限公司电力科学研究院;北京智芯微电子科技有限公司;国网信息通信产业集团有限公司;国家电网公司
- 2016-08-11 - 2019-01-25 - H01L25/10
- 本发明涉及一种高密度射频多芯片封装结构，包括：基片(1)、基片(2)、基片(3)、壳体(4)、芯片(5)、芯片(6)、芯片(7)、芯片(8)，壳体(4)组装在基片(1)上并与基片(1)围成空间，基片(2)、基片(3)、芯片(5)、芯片(6)、芯片(7)、芯片(8)均设置于空间内；芯片(6)组装在基片(1)上；芯片(8)组装在基片(2)上，并通过基片(2)与基片(1)连接；芯片(5)组装在壳体(4)上；芯片(7)组装在基片(3)上，并通过基片(3)与壳体(4)连接，能够将若干有源芯片和若干无源器件进行三维混合高密度集成。
- 一种光器件封装装置及封装方法-201610850993.0
- 白航;陈龙;江毅;全本庆;关卫林 - 武汉光迅科技股份有限公司
- 2016-09-26 - 2019-01-04 - H01L25/10
- 本发明涉及光通信技术领域，尤其涉及一种光器件封装装置及封装方法技术。包括用于封装光器件（101）的封装壳（103），以及设置在封装壳（103）上部能与封装壳（103）组成一个具有空腔本体的封装盖（104）；封装壳（103）内部的底面设有减震垫（102）；所述减震垫（102）上通过卡扣的方式安装光器件（101）并且紧密接触。本发明具有以下优点：1、本发明封装装置设置有减震垫，可以缓冲或吸收外来振动和应力干扰，从而提高了光器件的抗干扰能力和工作的稳定性；2、本发明装置封装时采用氮气气氛，光器件在氮气气氛工作可以提高光器件的寿命及可靠性。
- 具有穿通模具过孔的多封装集成电路组件-201810147171.5
- H·IL·金 - 英特尔公司
- 2018-02-12 - 2018-10-09 - H01L25/10
- 一种多封装集成电路组件可以包括具有第一封装基底的第一电子封装，所述第一封装基底包括第一管芯侧和第一接口侧。第一管芯可以电耦合至第一管芯侧。第二电子封装可以包括具有第二管芯侧和第二接口侧的第二封装基底。第二管芯可以电耦合至第二管芯侧。金属镀敷孔可以被从第一封装基底的接口侧电耦合至第二封装基底的接口侧。公共基底可以附接至第一电子封装。例如，所述公共基底可以位于第一电子封装的与所述第一封装基底相对的面上。所述公共基底通过所述第一封装基底电耦合至所述第一管芯和所述第二管芯。
- 层叠封装体的制造系统及制造方法-201310525100.1
- 伊藤克彦;池田政典;冈本健二;中村光男 - 松下知识产权经营株式会社
- 2013-10-30 - 2018-08-31 - H01L25/10
- 本发明涉及层叠封装体的制造系统及制造方法，提供一种能够提高层叠封装体的制造中的生产率的层叠封装体的制造系统及制造方法。通过光学识别保持有多个底部封装体（4）的搬运器（5），检测出搬运器（5）上形成的代表标志的位置及搬运器（5）中的各底部封装体（4）的个别位置而反馈到部件安装装置（M2），在部件安装装置（M2）中，根据通过识别照相机（8）、标志位置检测部（9）仅位置识别了代表标志的识别结果、和所转发的位置数据（7a），将顶部封装体（14）安装到各底部封装体（4），这样一来，在顶部封装体（14）的安装步骤中，无需个别进行底部封装体（4）的位置识别，能够缩短部件层叠所需的作业节拍时间，从而提高层叠封装体的制造中的生产率。
- 电路和半导体器件-201721185921.5
- G·L·托里希;D·珀托 - 意法半导体股份有限公司
- 2017-09-15 - 2018-08-24 - H01L25/10
- 本公开涉及一种电路和半导体器件。该电路包括多个发热电路，被暴露于在多个发热电路的操作期间生成的热的热敏电路，以及被设置在热敏电路和多个发热电路之间的位置处的温度传感器，温度传感器被配置为根据在该位置处感测到的温度来生成过温信号。多个发热电路可以以有序序列、基于被分别分配给多个发热电路的去激活权重并且响应于过温信号而被选择性去激活。
- 一种具有防尘效果的封装结构-201721616973.3
- 张万功;尹梓伟 - 东莞中之光电股份有限公司
- 2017-11-28 - 2018-08-10 - H01L25/10
- 本实用新型公开了一种具有防尘效果的封装结构，包括防护罩、封装芯片和基座，所述基座上方设有防护罩和封装芯片，且封装芯片位于防护罩内部，所述封装芯片与基座固定连接，所述防护罩表面设有硅胶防水圈和防尘条，且防尘条位于硅胶防水圈下方，所述防护罩两侧均设有散热孔，所述封装芯片下方设有散热铝板，所述散热铝板与封装芯片之间设有导热硅胶，所述基座两侧对称设有防撞块，且防撞块与基座之间设有缓冲层，所述基座下方设有陶瓷硅胶层。本实用新型设计新颖，结构简单，便于操作，生产成本低，适用性广泛，提高了被封装电子元件的防尘、防水和防静电的性能，加速散热，有利于提高电子元件的使用效果，且延长了使用寿命。
- 一种半导体叠层封装结构-201410811443.9
- 石磊 - 通富微电子股份有限公司
- 2014-12-23 - 2018-02-27 - H01L25/10
- 本发明提供了一种半导体叠层封装结构,包括至少两层芯片，其特征在于除最上层芯片外，各芯片上具有凸点2，芯片呈堆叠排列，上层芯片不覆盖下层芯片上的凸点2；除最上层芯片外，各层芯片的上方的空白区域涂覆有树脂材料6；所述树脂材料6不完全覆盖芯片上的凸点；树脂材料上有导电材料。该新的封装结构及工艺不仅降低的芯片堆叠封装的高度，特别是顶层芯片封装的高度，有利于节约后续产品的空间，同时，本封装方法工艺成熟，节省了封装的耗材，操作简便。另一方面，封装后凸点之间的导电面积增大，电性能更加稳定优异，延长了封装产品的使用寿命。
- 半导体装置-201280075360.7
- 津田亮;森下和博 - 三菱电机株式会社
- 2012-08-24 - 2018-02-13 - H01L25/10
- 各半导体模块(1a、1b)具有半导体芯片(2、3)、包围半导体芯片(2、3)的壳体(4)、以及与半导体芯片(2、3)连接并被引出至壳体(4)的上表面的主电极(5、6)。连接电极(7)与相邻的半导体模块(1a、1b)的主电极(5、6)连接以及固定。连接电极(7)仅由金属板构成。如果变更由该连接电极(7)实现的接线，则能够容易地变更额定电流·额定电压·电路结构等，因此，能够缩短设计时间，使制造管理变得容易。而且，只要仅替换故障的半导体模块(1a、1b)即可，无需替换装置整体。其结果，能够削减成本。另外，由于连接电极(7)由导电板构成，因此，与现有的配线母线相比能够削减部件个数，能够将装置小型化。
- 一种高密度集成电路封装结构-201720429336.9
- 周学志;谢清冬 - 信丰明新电子科技有限公司
- 2017-04-21 - 2017-11-17 - H01L25/10
- 本实用新型公开了一种高密度集成电路封装结构，包括基座、集成芯片、第一压紧装置、隔板、备用芯片、第二压紧装置、封盖、整线器、接线柱、闭合开关、散热孔、引脚，所述基座上方设有集成芯片，所述集成芯片上方安装有第一压紧装置，所述第一压紧装置包括压板和伸缩弹簧，所述压板通过伸缩弹簧与隔板连接，与现有技术相比，本实用新型的有益效果是该新型一种高密度集成电路封装结构，设计科学合理，结构简单，本高密度集成电路封装结构封装有备用集合芯片，当现有的集合芯片损毁时，不用直接丢弃封装结构，可使用备用芯片，保证工作的正常运转，且本封装结构具有大量的高密度的引脚，方便电路的使用。
- 具有线键合通孔的堆叠封装组件-201280062529.5
- 埃利斯·周;雷纳多·科;罗莎娜·阿拉托雷;菲利普·丹贝格;王纬舜;杨世英;赵志军 - 英闻萨斯有限公司
- 2012-10-16 - 2017-10-10 - H01L25/10
- 一种微电子封装(10)可以包括具有键合至衬底(12)上的各个导电元件(28)的基(34)和相对于基(34)的端部(36)的线键合(32)。介质封装层(42)从衬底(12)延伸且覆盖线键合(32)的部分，以使线键合(32)的被覆盖部分通过封装层(42)相互分离，其中线键合(32)的未封装部分(39)由线键合(32)的未被封装层(42)覆盖的部分限定。未封装部分(39)设置成具有最小间距的图案，该最小间距大于相邻的线键合(32)的基(34)之间的第一最小间距。
- 多芯片器件-201410408963.5
- K·侯赛因;J·马勒;I·尼基廷 - 英飞凌科技奥地利有限公司
- 2014-07-11 - 2017-07-18 - H01L25/10
- 一种多芯片器件，包括布置在第一载体上的第一半导体芯片和布置在第二载体上的第二半导体芯片。所述多芯片器件进一步包括将所述第一半导体芯片与所述第二半导体芯片电耦合的导电元件。所述导电元件包括第一暴露接触区域。
- 具有到封装表面的线键合的封装堆叠组件-201280021639.7
- 佐藤弘明;康泽圭;贝尔加桑·哈巴;菲利普·R·奥斯本;王纬舜;埃利斯·周;伊利亚斯·穆罕默德;增田纪仁;佐久间和夫;桥本清彰;黑泽太郎;菊池智行 - 泰塞拉公司
- 2012-03-12 - 2017-06-06 - H01L25/10
- 一种微电子组件(210)，包括具有第一表面(214)和远离第一表面(214)的第二表面(216)的衬底(212)。微电子元件(222)覆盖第一表面(214)，第一导电元件(228)暴露在第一表面(214)和第二表面(222)的一个处。第一导电元件(228)的一些与微电子元件(222)电连接。线键合(232)具有与导电元件(228)接合的基区(234)以及远离衬底(212)和基区(234)的端表面(238)，每个线键合(232)限定在基区(234)和端表面(238)之间延伸的边缘表面(237)。封装层(242)从第一表面(214)延伸并填充线键合(232)之间的空间，以便通过封装层(242)分离线键合(232)。通过未被封装层(242)覆盖的线键合的端表面(238)的至少部分限定线键合(232)的未封装部分。
- 倒装芯片、正面和背面中心键合存储线键合组件-201280030801.1
- 贝尔加桑·哈巴;理查德·德威特·克里斯普;韦勒·佐尼 - 泰塞拉公司
- 2012-04-11 - 2017-05-17 - H01L25/10
- 一种微电子组件10可以包括具有第一表面34、第二表面58、在其间延伸的孔39以及端子36的衬底30。组件10还可以包括具有面对第一表面34的前表面16的第一微电子元件12、具有突出于第一微电子元件的边缘29之外的前表面22的第二微电子元件14、将微电子元件的触点20、52电连接到端子的第一引线70和第二引线76、以及将第一微电子元件的触点和第二微电子元件的触点电互连的第三引线73。第一微电子元件的触点20可以设置为邻近边缘29。第二微电子元件14的触点26可以设置在其前表面22的中心区域19中。引线70、76、99可以具有与孔39对齐的部分。
- 半导体装置的制造方法及半导体装置-201380025448.2
- 田中淳也;南尾匡纪 - 松下知识产权经营株式会社
- 2013-03-06 - 2017-05-10 - H01L25/10
- 本发明的半导体装置的制造方法如图2(a)所示，将具有第一端子(1)的外壳(2)以其底部的开口部(30)朝下的方式载放到操作台(3)上。然后，如图2(b)所示，将具有第二端子(4)的多个封装件(6、6、6)通过所述外壳(2)的所述开口部(30)载放到所述操作台(3)上，第一端子(1)与第二端子(4)之间形成间隙(31)。然后如图2(c)所示，在所述间隙(31)中装入接合材料(7)，并将第一端子(1)与第二端子(4)电连接。从而，所述多个封装件(6、6、6)在所述外壳(2)的所述开口部(30)中的露出面高度相同，能够减小封装件(6、6、6)之间的热阻偏差。
- 制造微电子封装的方法-201310264264.3
- 贝尔加桑·哈巴 - 泰塞拉公司
- 2011-11-14 - 2017-04-12 - H01L25/10
- 一种用于例如半导体芯片的微电子元件（48）的封装，具有介电体（86），该介电体（86）覆盖封装衬底（56）和微电子元件（48），且具有暴露在介电体（86）的顶部表面（94）处的顶部端子（38）。有利地，沿着介电体（86）的边缘表面（96、108）延伸的迹线（36a、36b）将顶部端子（38）连接到封装衬底（56）上的底部端子（64）。介电体（86）可以通过模制或者通过施加共形层（505）而形成。
- 具有非水平管芯焊垫的IC封装及用于其的柔性基底-201510624670.5
- 葛友;赖明光;王志杰 - 飞思卡尔半导体公司
- 2015-08-17 - 2017-03-01 - H01L25/10
- 本公开涉及具有非水平管芯焊垫的IC封装及用于其的柔性基底。一种集成电路(IC)封装具有基部，机械连接到基部的侧壁，分别安装到侧壁或基部的内表面上的IC管芯，和将对应的IC管芯连接至IC封装的另一部件的电连接。在一个实施例中，每个管芯仅电连接至其对应的侧壁或基部上的接合焊垫。每个这种侧壁和基部具有线路结构(例如，铜迹线)，其将每个接合焊垫连接至IC封装的另一部件。使用柔性基底组装IC封装，该柔性基底具有相对于基部旋转的侧面区使得线路结构不会断裂。通过利用接合引线将IC管芯仅连接至其对应的侧壁或基部上的接合焊垫，在侧壁旋转期间接合引线将不会断裂。
- 电子器件-201620148134.2
- Y·因布斯;L·施瓦茨;D·奥彻雷;L·马雷夏尔 - 意法半导体（格勒诺布尔2）公司;意法半导体(ALPS)有限公司
- 2016-02-26 - 2016-11-23 - H01L25/10
- 本实用新型涉及一种电子器件，包括具有前安装面并且包括电连接网络的支撑衬底。集成电路芯片安装到所述安装面上并且电连接到所述电连接网络。主封装块嵌入有集成电路芯片并且在所述支撑衬底的所述安装面上的集成电路芯片上方且围绕其进行延伸。在主封装块中提供开口从而至少部分地不遮盖电触头。从导电材料制成的附加接线具有电连接到电触头的端部。在主封装块上方的附加封装块嵌入有附加接线。
- 一种存储盘芯片阶梯式多叠层封装结构-201620182580.5
- 倪黄忠 - 倪黄忠
- 2016-03-10 - 2016-08-03 - H01L25/10
- 本实用新型公开了一种存储盘芯片阶梯式多叠层封装结构，该封装结构包括：置于最底层的PCB基板层、存储盘芯片晶元层、假片，所述存储盘芯片晶元层设置在PCB基板层表面，它分为两部分，每个部分都是由多个晶元层呈阶梯式层叠在一起，其中下部分晶元层与PCB基板层接触，上部分晶元层置于下部分晶元层上表面右侧区域，上部分晶元层与下部分晶元层呈反向放置，其右侧部分与所述PCB基板层之间形成间隙；所述假片置于所述上部分晶元层与所述PCB基板层之间的间隙处。本实用新型将晶元层设置成阶梯式层叠在一起，使金手指之间的连接距离变短，减少信号损耗，同时也可以节约成本。
- 一种气密型陶瓷封装的系统级封装电路-201521023189.2
- 申亚琪;王建国 - 苏州捷研芯纳米科技有限公司
- 2015-12-11 - 2016-04-20 - H01L25/10
- 本实用新型揭示了一种气密型陶瓷封装的系统级封装电路，包括陶瓷下壳及陶瓷上壳组成的内部为空腔的陶瓷气密型腔体，所述陶瓷下壳台阶上架设一基板，所述基板的顶面及底面上均设置有若干元器件，且所述基板的两端分别通过第一锡膏焊接层连接引线的一端，所述引线的另一端连接设置在所述陶瓷下壳外的引出端焊盘。本实用新型的气密性结构，可有效阻绝空气和水分的进入，提高了产品的信赖度等级；由于基板底面和顶面均设置有元器件，在基板面积不变的基础上，能够增加一倍的集成元器件数量，从而大大提高了整个集成电路的集成度，封装完成后只有下壳上有引线及引出端焊盘，减少了引出端焊盘的数量，优化了整体结构，线路更加集中，整体封装更加容易。
- 封装上封装结构-201480017384.6
- 高华宏;刘宪明 - 马维尔国际贸易有限公司
- 2014-02-11 - 2016-02-17 - H01L25/10
- 本公开的实施例提供了一种封装上封装布置，包括包含衬底层(116)的第一封装(804，904)，衬底层包括顶侧(117a)和与顶侧相对的底侧(117b)，其中衬底层的顶侧限定基本平坦的表面(117a)，以及包括耦合至衬底层的底侧的第一裸片(118)。布置也包括第二封装(802，902)，包括多行焊料球(806，906)以及无源部件或有源部件(810，910，920)中的一个或两个中的至少一个。第二封装经由多行焊料球附接至第一封装的衬底层的顶侧的基本平坦的表面。有源部件和/或无源部件(810，910，920)附接至第一封装的衬底层的顶侧的基本平坦的表面。
- 层叠封装结构-201480009611.0
- 高华宏 - 马维尔国际贸易有限公司
- 2014-02-21 - 2015-12-16 - H01L25/10
- 本公开的实施例提供了一种第一封装体，该第一封装体被配置为耦合到第二封装体，其中第一封装体包括：球栅阵列衬底；耦合到球栅阵列衬底的裸片；围绕球栅阵列衬底的外围布置的两排球焊盘，其中两排球焊盘中的球焊盘被配置为接收焊料球，以将第一封装体耦合到第二封装体，其中两排球焊盘的外侧排包括至少一些被配置为第一类型球焊盘的球焊盘，其中两排球焊盘的内侧排包括至少一些被配置为第二类型球焊盘的球焊盘，其中第一类型球焊盘不同于第二类型球焊盘。
- 超薄PoP封装件-201480006272.0
- 翟军 - 苹果公司
- 2014-01-17 - 2015-10-07 - H01L25/10
- 本发明公开了一种PoP(层叠封装)封装件，该PoP封装件包括耦接到顶部封装件的底部封装件。该底部封装件包括利用粘合剂层耦接到插入层的裸片。一个或多个端子耦接到位于裸片的周边上的插入层。端子和裸片至少部分地封装于封装剂中。端子和裸片耦接到再分布层(RDL)。RDL的底部上的端子用于将PoP封装件耦接到母板或印刷电路板(PCB)。一个或多个附加端子将插入层耦接到顶部封装件。附加端子可位于沿插入层的表面的任何地方。
- 用于三维集成电路的方法和装置-201410800239.7
- 张启文;李惠宇;刘雅芸;管瑞丰;郑仪侃 - 台湾积体电路制造股份有限公司
- 2014-12-19 - 2015-07-01 - H01L25/10
- 本发明提供了三维集成电路及其制造方法。本发明提供了一种标准三维集成电路单元装置，包括第一叠层和第二叠层。第二叠层位于第一叠层之上。第一叠层包括第一单元。第二叠层包括第二单元和第三单元。第三单元包括第一ILV以将第一叠层中的第一单元连接至第二叠层中的第二单元。第三单元还包括第二ILV，第一ILV和第二ILV沿着第一方向延伸。第一叠层还包括第四单元。第二叠层还包括第五单元。第三单元的第二ILV被布置为连接第一叠层的第四单元和第二叠层的第五单元。在一些实施例中，第二叠层还包括备用单元，备用单元包括用于ECO的目的备用ILV。本发明还提供了一种使用处理器来配置三维集成电路布局的方法。
- 一种新型半导体封装体-201410636233.0
- 谢颃星 - 谢颃星
- 2014-11-12 - 2015-03-25 - H01L25/10
- 本发明公开一种新型半导体封装体，包括两片高分子聚合物薄膜基板，待封装对象通过灌封胶体封装于两片高分子聚合物薄膜基板之间，两片高分子聚合物薄膜基板上均设有防水抗氧化层，其中至少一片高分子聚合物薄膜基板的所述防水抗氧化层上设有金属电路层，待封装对象连接于金属电路层上；本发明解决了现有的封装技术在产品的机械性能上不能够提供可随意弯曲折叠的机械性能的问题和现有常规的柔性基底不能对芯片与器件提足够供保护的问题。
- 电子装置-201380003942.9
- 菅井崇弘 - 株式会社东芝
- 2013-07-04 - 2015-03-11 - H01L25/10
- 根据一个实施例的电子装置中，例如，第一电路板包括第一面和与该第一面相反的第二面。所述第一电路板设有开口和切口部。所述开口在所述第一面和所述第二面之间贯穿该第一电路板。所述切口部在所述开口的边缘处向从所述开口的中心远离的一侧延伸。第二电路板包括第三面和与所述第三面相反的第四面。所述第二电路板与所述第一电路板重叠，并且在所述第四面和所述第一面彼此面对的状态下电连接至所述第一电路板。所述第二电路板覆盖所述开口。第一电子部件设置在所述第三面，并且电连接至所述第二电路板。第二电子部件设置在所述第四面，并且在第二电子部件的至少一部分被保持在所述开口内的状态下，第二电子部件被电连接至所述第二电路板。
- 专利分类
