专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果936个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体封装结构、方法、器件和电子产品-CN202110352884.7有效
  • 李维平 - 上海易卜半导体有限公司
  • 2021-04-01 - 2023-10-27 - H01L25/18
  • 本申请提供一种半导体封装结构、方法、器件和电子产品。该半导体封装结构中,第一被封装元件一一对应地固定在第一凹槽内,第二被封装元件一一对应地固定在第二凹槽内,第一被封装元件呈裸芯状态,第二被封装元件呈封装状态且具有外露的第二电极结构,衬底由半导体材料或绝缘材料形成,衬底与第一被封装元件内的半导体材料的热膨胀系数相同或相近,重布线层由晶圆制造工艺形成。该半导体封装结构翘曲程度小、可靠性高、工艺成熟、互连密度高、面积小、减少了被封装元件与被封装元件之间的组装工艺。
  • 半导体封装结构方法器件电子产品
  • [发明专利]半导体模块-CN202311044146.1在审
  • 林健二;谷川昂平;福田谅介 - 罗姆股份有限公司
  • 2021-09-13 - 2023-10-24 - H01L25/18
  • 半导体模块具备导电基板、多个第一半导体元件以及多个第二半导体元件。上述导电基板包含与上述多个第一半导体元件电接合的第一导电部、以及与上述多个第二半导体元件电接合的第二导电部。上述半导体模块还具备设置在上述第一导电部的附近的第一输入端子、第二输入端子以及第三输入端子。上述第二输入端子以及上述第三输入端子隔着上述第一输入端子而相互隔开间隔。上述第一输入端子与上述第一导电部电连接。上述第一输入端子的极性设定为与上述第二输入端子以及上述第三输入端子各自的极性相反。
  • 半导体模块
  • [发明专利]一种芯片封装结构、WiFi6芯片以及物联网设备-CN202311184283.5在审
  • 请求不公布姓名 - 成都爱旗科技有限公司
  • 2023-09-14 - 2023-10-24 - H01L25/18
  • 本发明公开一种芯片封装结构、WiFi6芯片以及物联网设备,涉及芯片封装技术领域,以提高芯片隔离度。所述芯片封装结构包括:裸片以及分别设置在裸片四个顶角区域的功能性模块。功能性模块至少包括:射频模块、电源管理模块、高频晶体模块和高速信号模块。射频模块设置在裸片的第一顶角区域,电源管理模块设置在裸片的第二顶角区域,第一顶角区域与第二顶角区域分别位于裸片的目标对角线的两端;目标对角线的长度大于或者等于其他任一对角线的长度。高频晶体模块靠近第三顶角区域设置,且高频晶体模块的管脚与射频模块的管脚垂直设置,高速信号模块靠近第四顶角区域设置,且高速信号模块的管脚与射频模块的管脚平行设置。
  • 一种芯片封装结构wifi6及物联网设备
  • [发明专利]叠层布线的功率模块封装结构-CN202211496029.4在审
  • 王涛;鲁凯 - 苏州悉智科技有限公司
  • 2022-11-25 - 2023-10-20 - H01L25/18
  • 本申请涉及一种叠层布线的功率模块封装结构,包括:绝缘金属基板和设置在其上的上、下开关管部件,上开关管部件包括第一功率芯片组、分别设置在第一功率芯片组上、下方的第一AC铜层和第一DC+铜层;下开关管部件位于上开关管部件的一侧,包括第二功率芯片组、依次设置在第二功率芯片组上方的DC‑铜层、第二DC+铜层及设置在第二功率芯片组下方的第二AC铜层;AC端子连接区,设置在绝缘金属基板上,且位于上开关管部件的另一侧。本申请功率模块的上开关管部件靠近AC端子连接区设置,与现有技术相比,AC线路到出pin的路径更短,回路电阻更小,线路损耗更小,第一功率芯片组的源极引出可以方便连接AC端子,方便AC端子出pin。
  • 布线功率模块封装结构
  • [实用新型]一种分离式器件-CN202320174221.5有效
  • 郑辉;王彬;高宗朋 - 上海鼎阳通半导体科技有限公司
  • 2023-02-10 - 2023-10-20 - H01L25/18
  • 本实用新型提供了一种分离式器件,包括外部引脚、基材载片台、连接组件、第一芯片和若干第二芯片,第一芯片设置于基材载片台顶面,第二芯片设置于第一芯片上,第二芯片与第一芯片之间通过连接组件连接,外部引脚设置于基材载片台的侧部,第一芯片和第二芯片通过连接组件连接外部引脚;连接组件包括导电连接片和键合线,导电连接片设置于第一芯片上,且导电连接片连接第一芯片和第二芯片;第一芯片和第二芯片均通过键合线连接外部引脚。本实用新型提供的分离式器件采用多层功率器件和芯片上下组合的结构,解决了分离式器件因基材载片台面积限制导致无法合封更大晶圆芯片面积问题,可以封装更多的芯片,提升了分离式器件的功率密度。
  • 一种分离器件
  • [发明专利]天线与多通道射频芯片的三维集成封装结构-CN202210312315.4在审
  • 盛卫星;常灏杰;崔杰;孙良宇 - 南京理工大学
  • 2022-03-28 - 2023-10-13 - H01L25/18
  • 本发明公开了一种天线与多通道射频芯片的三维集成封装结构,由天线多层印制板与芯片多层印制板通过BGA焊球互连而成。天线印制板顶层为天线辐射体,通过中间层连接至底层BGA焊盘;而芯片多层印制板顶层为BGA焊盘并表贴有多通道射频芯片,控制与供电部分位于芯片板中间层,且所有信号均通过侧边的连接器与外部互连;印制板的不同层之间通过金属化过孔互连。金属屏蔽腔焊接于多层印制板四周,底层通过支撑柱接触印制板,顶层无盖且不高于天线辐射体。本结构可独立加工两块多层印制板后完成芯片焊接与BGA植球,实现低成本、高密度的集成封装。
  • 天线通道射频芯片三维集成封装结构
  • [实用新型]三维集成电路叠层-CN202320998612.9有效
  • 黄建达;蔡竣扬;王怡情;黄国钦;庄学理 - 台湾积体电路制造股份有限公司
  • 2023-04-27 - 2023-10-13 - H01L25/18
  • 本实用新型的实施例提供一种三维集成电路叠层包括:第一管芯包括第一衬底和第一内连线结构。第二管芯接合到第一管芯并包括第二衬底和第二内连线结构,使得第一内连线结构和第二内连线结构布置在第一衬底和第二衬底之间。重布线叠层布置在第一管芯的与第一内连线结构相对的外侧。热路径包括从第一内连线结构中的导电层延伸穿过第一衬底并进入重布线叠层的衬底穿孔。重布线层介电材料包括在重布线叠层中,并将热路径与周围环境隔开。重布线层介电材料的热导率是第一内连线结构或第二内连线结构的内连线介电材料的热导率的二十倍以上。
  • 三维集成电路
  • [发明专利]一种IGBT分压模块及封装方法-CN202310818868.1在审
  • 段金炽;廖光朝 - 重庆云潼科技有限公司
  • 2023-07-05 - 2023-10-10 - H01L25/18
  • 本发明公开了一种IGBT分压模块及封装方法,涉及IGBT技术领域,解决了现有的IGBT模块不能在保证产品性能的同时减小其封装体积,在使用过程中不利于布线的技术问题。该装置包括DBC板、芯片组件和电极端子,所述芯片组件包括上层芯片组件和下层芯片组件,所述上层芯片组件和下层芯片组件分别置于所述DBC板的不同面;所述电极端子置于所述DBC板的侧边,并与所述芯片组件上的电极连接,用于将所述芯片组件上的电极向外引出。本发明中的芯片通过与DBC板固定连接,采用DBC板双面布芯片型设计,从侧面引出控制极,有利于安装使用过程中的布线,该模块中的芯片紧凑安装,保证产品性能的同时减小其封装体积,减少了电路杂散电感,同时还提升了整个开关的集成度。
  • 一种igbt模块封装方法
  • [发明专利]扇出封装POP机械附接方法领域-CN202310848759.4在审
  • D·奥沙利文;G·塞德曼;R·帕滕;B·魏达斯 - 英特尔公司
  • 2019-03-04 - 2023-10-10 - H01L25/18
  • 实施例包括半导体封装以及形成半导体封装的方法。一种半导体封装包括位于第一管芯和第一通孔之上及其周围的模制物。半导体封装具有设置在第一管芯的顶表面和/或模制物的顶表面上的第一再分布层的导电焊盘。半导体封装包括第二管芯,其具有耦合到第二管芯的底表面上的管芯焊盘的焊球,其中第二管芯的焊球耦合到第一再分布层。第一再分布层将第二管芯耦合到第一管芯,其中第二管芯具有第一边缘和第二边缘,并且其中第一边缘定位在第一管芯的占用区域内,第二边缘定位在第一管芯的占用区域外。
  • 封装pop机械方法领域
  • [实用新型]Sop 8堆叠式封装结构芯片-CN202321127863.6有效
  • 王文正 - 深圳市中芯微电子有限公司
  • 2023-05-11 - 2023-10-10 - H01L25/18
  • 本实用新型公开了一种Sop 8堆叠式封装结构芯片,包括封装件主体,及设置于封装件主体上的第一芯片,第一芯片上设有第二芯片,第一芯片及第二芯片分别为大芯片和小芯片,且第一芯片底部通过导电胶与封装件主体连接,第二芯片底部通过绝缘胶与第一芯片连接。本实用新型解决了现有技术中的同步整流芯片封装结构存在体积较大、功率较小,及温升较高、封装难度较大的问题。
  • sop堆叠封装结构芯片
  • [发明专利]半导体装置-CN202210847091.7在审
  • 杉山亨 - 株式会社东芝;东芝电子元件及存储装置株式会社
  • 2022-07-07 - 2023-10-03 - H01L25/18
  • 实施方式提供提高了安全性的半导体装置。实施方式的半导体装置具备基板、耗尽型的第1晶体管、增强型的第2晶体管、栅极控制电路、栅极端子以及电源端子。所述第1晶体管设置在所述基板上,具有包含第1导电型的氮化物半导体的沟道区域。所述第2晶体管在所述基板上与所述第1晶体管串联连接,经由第2导电型的反型层进行工作,该第2导电型是与所述第1导电型相反的极性。所述栅极控制电路在所述基板上与所述第2晶体管的栅电极连接。所述栅极端子与所述第1晶体管的栅电极电连接。所述电源端子电连接在所述第1晶体管与所述第2晶体管之间,构成为向所述栅极控制电路提供电源电压。
  • 半导体装置
  • [发明专利]半导体装置及半导体制造装置-CN202210779203.X在审
  • 说田雄二 - 铠侠股份有限公司
  • 2022-07-01 - 2023-09-29 - H01L25/18
  • 实施方式提供能够抑制由贴合工艺引起的制造成品率、品质的降低的半导体装置及半导体制造装置。实施方式的半导体装置(1)具备第1器件构成部和与第1器件构成部贴合的第2器件构成部,该第1器件构成部具备设置于大致圆形状的半导体基板(2)的第1金属焊盘(5)、与第1金属焊盘(5)的至少一部分连接的第1电路以及沿着半导体基板(2)的大致圆形的外周设置以使得在俯视下将第1电路包围的第1金属环(16),该第2器件构成部具备与第1金属焊盘(5)接合的第2金属焊盘(8)、与第2金属焊盘(8)的至少一部分连接的第2电路以及与第1金属环(16)接合的第2金属环(17)。被接合了的第1金属环(16)和第2金属环(17)构成周边密封环(18)。
  • 半导体装置制造
  • [发明专利]半导体结构及其制造方法-CN202210271116.3在审
  • 马瑞吉;邢溯 - 联华电子股份有限公司
  • 2022-03-18 - 2023-09-29 - H01L25/18
  • 本发明提供一种半导体结构及其制造方法。上述半导体结构包括以下构件。第一基底具有彼此相对的第一面与第二面。异质结双极晶体管器件位于第一基底上,且包括集电极、基极与发射极。第一互连线结构电连接至基极。第一互连线结构位于第一面上且延伸至第二面。第二互连线结构电连接至发射极。第二互连线结构位于第一面上且延伸至第二面。第三互连线结构位于第二面上,且电连接至集电极。金属氧化物半导体晶体管器件位于第二基底上,且包括栅极、第一源极与漏极区与第二源极与漏极区。位于第二基底上的多个互连线结构将基极电连接至第一源极与漏极区且将发射极电连接至栅极。上述半导体结构可具有较佳整体效能。
  • 半导体结构及其制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top