“朱阳军”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果248个，建议您升级VIP下载更多相关专利

[实用新型]一种抗闩锁IGBT器件-CN201620391448.5有效
发明人：杨飞;张广银;谭骥;沈千行;朱阳军;卢烁今;田晓丽 -专利权人：江苏中科君芯科技有限公司;中国科学院微电子研究所
申请日： 2016-05-04 - 公布日： 2016-10-05 - 主分类号： H01L29/06 文献下载
摘要：本实用新型涉及一种抗闩锁IGBT器件，其在半导体基板的第一导电类型基区内设置若干规则排布且相互平行分布的有源元胞，所述有源元胞包括位于第一导电类型基区内上部的第二导电类型基区以及位于所述第二导电类型基区内的第一导电类型源极区，所述第二导电类型基区、第一导电类型源极区与半导体基板第一主面上的源极金属欧姆接触；在所述第二导电类型基区内还设有第一导电类型阻挡环，所述第一导电类型阻挡环位于第一导电类型源极区的外圈，第一导电类型阻挡环外部以及第一导电类型阻挡环与第一导电类型源极之间是第二导电类型基区，第一导电类型阻挡环的一端通过半导体基板第一主面上的绝缘介质层与源极金属绝缘隔离，另一端与沟道侧壁接触。本实用新型结构紧凑，能有效减少发生闩锁的风险，为降低导通压降提供基础，与现有工艺相兼容，安全可靠。
一种抗闩锁 igbt 器件

[实用新型]具有高抗闩锁能力的IGBT器件-CN201620408433.5有效
发明人：杨飞;沈千行;朱阳军;卢烁今;田晓丽 -专利权人：江苏中科君芯科技有限公司;中国科学院微电子研究所
申请日： 2016-05-04 - 公布日： 2016-10-05 - 主分类号： H01L29/739 文献下载
摘要：本实用新型涉及一种具有高抗闩锁能力的IGBT器件，其有源元胞包括第二导电类型基区以及第一导电类型源极区；在第二导电类型基区内设置阻挡环；在IGBT器件的截面上，阻挡环包括第一导电类型埋层以及绝缘介质柱，绝缘介质柱的上端与源极金属接触，第一导电类型埋层位于第一导电类型源极区正下方的一端与绝缘介质柱相接触，第一导电类型埋层的另一端与导电沟道侧壁接触，且第一导电类型埋层在第一导电类型源极区正下方的长度不小于第一导电类型源极区在第二导电类型基区内的长度，第一导电类型埋层与源极金属相互绝缘。本实用新型结构紧凑，能有效减少发生闩锁的风险，为降低导通压降提供基础，与现有工艺相兼容，安全可靠。
具有高抗闩锁能力 igbt 器件

[实用新型]具有集成栅源电容的RC IGBT器件-CN201620407834.9有效
发明人：杨飞;张广银;谭骥;沈千行;朱阳军;卢烁今;田晓丽 -专利权人：江苏中科君芯科技有限公司;中国科学院微电子研究所
申请日： 2016-05-04 - 公布日： 2016-10-05 - 主分类号： H01L29/739 文献下载
摘要：本实用新型涉及具有集成栅源电容的RC IGBT器件，其集电极层包括第二导电类型集电区以及第一导电类型集电区；在半导体基板内还设置至少一个用于形成栅源电容的浅槽栅，电容沟槽的高度小于第二导电类型阱区的深度；电容沟槽的侧壁及底壁设置覆盖有电容绝缘氧化层，并在覆盖有电容绝缘氧化层的电容沟槽内填充有电容导电多晶硅，且电容沟槽的槽口由第一主面上的电容绝缘介质层覆盖；电容沟槽内的电容导电多晶硅与半导体基板第一主面上用于形成栅电极的栅极金属欧姆接触。本实用新型其结构紧凑，能在不增加芯片面积的情况下集成得到栅源电容，可以灵活设计栅源电容的分布状态，且能精确控制栅源电容的电容值，与现有工艺相兼容。
具有集成电容 rc igbt 器件

[发明专利]提高动态雪崩抗性的功率二极管-CN201610147403.8在审
发明人：张须坤;沈千行;卢烁今;朱阳军 -专利权人：江苏中科君芯科技有限公司;江苏物联网研究发展中心
申请日： 2016-03-15 - 公布日： 2016-06-08 - 主分类号： H01L29/868 文献下载
摘要：本发明涉及一种提高动态雪崩抗性的功率二极管，其包括半导体基板以及位于所述半导体基板内的第一导电类型基区；在半导体基板的背面设置用于形成阴极的阴极区，在所述半导体基板的正面设置用于形成阳极的阳极区；在所述阳极区与第一导电类型基区间设置若干第一导电类型柱与第二导电类型柱交替分布的超结结构，所述超结结构内的第一导电类型柱的掺杂浓度与超结结构内的第二导电类型柱的掺杂浓度相同，且超结结构内第一导电类型柱的掺杂浓度高于第一导电类型基区的掺杂浓度。本发明结构紧凑，能有效提高动态雪崩抗性，提高静态击穿电压，改善功率二极管的性能，安全可靠。
提高动态雪崩抗性功率二极管

[发明专利]焊接层质量对半导体器件性能影响的研究方法、焊接方法-CN201410529818.2在审
发明人：董少华;朱阳军;苏江 -专利权人：江苏中科君芯科技有限公司
申请日： 2014-10-09 - 公布日： 2016-05-11 - 主分类号： H01L21/603 文献下载
摘要：本发明公开了一种焊接层质量对半导体器件性能影响的研究方法，包括：建立半导体器件模型，包括：基板、芯片以及位于基板与芯片之间的焊接层；固定焊接层的空洞位置，改变空洞率，获得焊接层中的空洞率对半导体器件温度的影响；固定焊接层中的空洞率，改变空洞的位置，获得焊接层中的空洞位置对半导体器件温度和应力分布的影响；固定焊接层的空洞率和空洞位置，改变焊接层的厚度，获得焊接层的厚度对所述半导体器件温度和应力分布的影响；获得焊接层质量对半导体器件的性能影响的研究结果。定量地分析了焊接层中空洞率、空洞分布及焊接层厚度对半导体器件的温度和应力分布影响，获得焊接层质量对半导体器件的性能影响的研究结果。
焊接质量半导体器件性能影响研究方法

[发明专利]绝缘栅型双极晶体管的集电极背面结构-CN201310013014.2有效
发明人：陈宏;朱阳军;吴凯;徐承福;卢烁今;邱颖斌 -专利权人：江苏物联网研究发展中心;中国科学院微电子研究所;江苏中科君芯科技有限公司
申请日： 2013-01-14 - 公布日： 2016-03-16 - 主分类号： H01L29/739 文献下载
摘要：本发明涉及一种绝缘栅型双极晶体管的背面集电极结构，所述绝缘栅型双极晶体管的集电极背面结构，它包括硅衬底层与集电极金属层，在硅衬底层的背面具有呈间隔分布的高浓度注入区与低浓度注入区，且高浓度注入区对应位置的硅衬底层的厚度小于低浓度注入区对应位置的硅衬底层的厚度。本发明通过高浓度注入区与低浓度注入区间隔分布，可以有效降低背面集电极的注入效率，提高器件的开关性能；本发明对于薄片、超薄片工艺来说，提高了芯片的平均厚度，可以减小碎片的风险。
绝缘双极晶体管集电极背面结构

[发明专利]一种IGBT驱动电路-CN201510583125.6在审
发明人：许友聪;朱阳军;卢烁今;胡少伟 -专利权人：江苏物联网研究发展中心;江苏中科君芯科技有限公司
申请日： 2015-09-14 - 公布日： 2015-12-30 - 主分类号： H02M1/088 文献下载
摘要：本发明涉及一种IGBT驱动电路，其包括用于产生开关信号的信号发生电路；还包括用于获取IGBT导通后输出电流的电流传感器，所述电流传感器通过信号比较处理电路与信号发生电路连接；信号比较处理电路接收电流传感器传输的输出电流，信号比较处理电路根据所述输出电流值确定与所述输出电流适配的最佳死区时间，并将所述确定的最佳死区时间传输至信号发生电路，信号发生电路能根据最佳死区时间输出与所述最佳死区时间相对应的开关信号，以由所述开关信号控制IGBT的开关状态。本发明对输出电流进行监测，实时调整死区时间，尽量减少IGBT的输出波形失真。
一种 igbt 驱动电路

[发明专利]功率半导体器件的高温测试方法-CN201410134465.6在审
发明人： 朱阳军;褚为利;陆江 -专利权人：江苏物联网研究发展中心;中国科学院微电子研究所;江苏中科君芯科技有限公司
申请日： 2014-04-03 - 公布日： 2015-10-14 - 主分类号： G01R31/26 文献下载
摘要：本发明提供了一种功率半导体器件的高温测试方法，包括：对待测的功率半导体器件进行预设时间的短路，使功率半导体器件的结温升高至所需的测试温度；对所述功率半导体器件进行所述测试温度对应的高温测试。本发明所提供的功率半导体器件的高温测试方法，通过控制功率半导体器件处于短路状态的时间，使器件达到所需测试温度，随后进行相关高温测试。由于本发明中使器件达到测试温度利用了器件处于短路状态时自身加热效应引起结温迅速升高的现象，因此最终所得到的测试温度精确，且耗时极短，提高了高温测试的精度和效率。
功率半导体器件高温测试方法

[发明专利]半导体器件的制作方法及TI-IGBT的制作方法-CN201410135996.7在审
发明人：张文亮;朱阳军 -专利权人：中国科学院微电子研究所;江苏物联网研究发展中心;江苏中科君芯科技有限公司
申请日： 2014-04-04 - 公布日： 2015-10-14 - 主分类号： H01L21/02 文献下载
摘要：本发明提供了半导体器件的制作方法及TI-IGBT的制作方法，在半导体器件制作过程中对局部掺杂精度要求较低的区域进行掺杂，所述局部掺杂方法采用离子罩对半导体衬底进行遮挡，在离子注入过程中，使部分区域的离子通过，部分区域的离子被遮挡，仅一步就实现了对半导体衬底的局部遮挡，相对于现有技术中需要涂胶、曝光、显影等工序实现局部遮挡，本发明提供的制作方法大大简化了工艺，缩短生产周期，提高了生产效率；且离子罩的制作成本相对于光刻机以及光刻工艺中的各工序需要的设备的成本大大降低，进而能够减少半导体器件的生产成本。
半导体器件制作方法 ti igbt

[发明专利]半导体器件的集电极结构及TI-IGBT-CN201410133920.0在审
发明人：张文亮;朱阳军;喻巧群 -专利权人：中国科学院微电子研究所;江苏物联网研究发展中心;江苏中科君芯科技有限公司
申请日： 2014-04-03 - 公布日： 2015-10-14 - 主分类号： H01L29/417 文献下载
摘要：本发明提供了一种半导体器件的集电极结构及TI-IGBT，其中集电极结构包括：相互隔离的集电区与短路区；集电极；覆盖集电区与短路区之间的集电极的绝缘体，绝缘体背离漂移区一侧的表面与集电区和短路区之间的集电极相接触，朝向漂移区一侧的表面与漂移区相接触，且绝缘体与集电区和短路区均相接触；与漂移区的掺杂类型相反的浮空区，浮空区的结深大于短路区的结深，浮空区覆盖短路区靠近集电区一端的表面，不覆盖短路区远离所述集电区一端的表面，且浮空区与绝缘体和漂移区均相接触。由于上述背面结构中从集电区上方传输至短路区的电子通道电阻较大，从而用更小尺寸的集电区就可以完全抑制回跳现象，最终提高了器件的抗短路和功率循环能力。
半导体器件集电极结构 ti igbt

[发明专利]半导体器件的制作方法及TI-IGBT的制作方法-CN201410136330.3在审
发明人：张文亮;朱阳军;卢烁今 -专利权人：江苏中科君芯科技有限公司;江苏物联网研究发展中心;中国科学院微电子研究所
申请日： 2014-04-04 - 公布日： 2015-10-14 - 主分类号： H01L21/02 文献下载
摘要：本发明提供一种半导体器件的制作方法及TI-IGBT的制作方法，在半导体衬底的一个表面上制作完成第一表面结构后，在该表面结构上键合一个支撑片，然后再减薄所述半导体衬底上与所述支撑片相对的一侧，在减薄后的表面内制作第二表面结构，在上述制作方法中，由于第一表面结构是在减薄前的半导体衬底上制作形成，第二表面结构在键合有支撑片的减薄片上制作形成，也即，两个表面结构均在厚度较厚的衬底上制作形成，从而避免了对较薄的半导体衬底进行加工，进而降低了半导体衬底出现翘曲和碎片的概率，提高了半导体器件的成品率。
半导体器件制作方法 ti igbt

[实用新型]结终端延伸的终端版图结构及其终端结构-CN201520087935.8有效
发明人：褚为利;朱阳军;陆江;卢烁今;田晓丽 -专利权人：中国科学院微电子研究所;上海联星电子有限公司;江苏中科君芯科技有限公司
申请日： 2015-02-06 - 公布日： 2015-09-09 - 主分类号： H01L29/06 文献下载
摘要：本实用新型公开了一种结终端延伸的终端版图结构，包括有源区，有源区内具有至少一个绝缘栅双极晶体管IGBT元包结构，元包结构为并联结构，有共同的发射极电极、集电极电极和栅极电极；包围有源区外围为至少一圈呈涡旋状的P型注入的窗口，每一圈注入窗口之间，从横截面看，间隔一定距离；通过注入窗口能够形成从横截面看相互独立的P型轻掺杂区，经过一定时间的高温退火后，P型轻掺杂区相互连接，能够形成从有源区到芯片的边沿区掺杂浓度逐渐降低，结深也逐渐降低的P型轻掺杂区。本实用新型还公开了三种结终端延伸的终端结构。本实用新型能够提高终端的耐压性和降低终端设计的复杂性。
终端延伸版图结构及其

[发明专利]逆变电路及不间断电源电路-CN201410049363.4在审
发明人：马健;朱阳军;胡少伟 -专利权人：江苏物联网研究发展中心;中国科学院微电子研究所;江苏中科君芯科技有限公司
申请日： 2014-02-12 - 公布日： 2015-08-12 - 主分类号： H02M7/5395 文献下载
摘要：本发明提供了一种逆变电路及不间断电源电路，其中逆变电路包括第一～第九开关管，第一～第三开关管、第四～第六开关管、第七～第九开关管均串联成一相，所构成的三相电路并联。当第一、四、七开关管导通时，第二、五、八开关管和第三、六、九开关管构成一个三相全桥逆变电路；当第三、六、九开关管导通时，第二、五、八开关管和第一、四、七开关管构成一三相全桥逆变电路。上述逆变电路及不间断电源电路无需增加UPS的数量，仅在逆变电路中增加3个开关管及分别与之反向并联的3个二极管，即可实现同时且独立的驱动两个负载，这相对于现有技术中通过增加UPS的数量来实现对多个负载的驱动的方式，极大的节省了成本，减小了设备体积。
电路不间断电源

[发明专利]半导体器件制作方法-CN201310641608.8在审
发明人：张文亮;朱阳军;田晓丽;卢烁今 -专利权人：江苏中科物联网科技创业投资有限公司
申请日： 2013-12-03 - 公布日： 2015-06-03 - 主分类号： H01L21/331 文献下载
摘要：本发明实施例公开了一种半导体器件制作方法，包括：提供半导体衬底；在半导体衬底内形成凹槽；在半导体衬底具有凹槽的一侧表面形成外延层，所述外延层完全填充凹槽，且外延层的掺杂类型与半导体衬底的掺杂类型不同；在外延层表面形成漂移区，所述漂移区完全覆盖半导体衬底和外延层；在漂移区表面形成正面结构；对半导体衬底背离所述正面结构的一侧进行减薄，形成集电区，所述集电区包括并列设置的第一掺杂类型集电区和第二掺杂类型集电区。利用本发明所提供的制作方法，在制作三模式集成绝缘栅型双极晶体管时，无需再采用背面光刻工艺，从而解决了由于背面光刻工艺引起的碎片率高的问题，提高了三模式集成绝缘栅型双极晶体管的成品率。
半导体器件制作方法

[发明专利]半导体器件制作方法-CN201310641870.2在审
发明人：张文亮;朱阳军;陆江;田晓丽 -专利权人：江苏中科物联网科技创业投资有限公司
申请日： 2013-12-03 - 公布日： 2015-06-03 - 主分类号： H01L21/331 文献下载
摘要：本发明实施例公开了一种半导体器件制作方法，包括：在衬底表面内形成集电区，所述集电区包括并列设置于所述衬底表面的P型集电区和N型集电区；在所述集电区表面形成漂移区，所述漂移区的掺杂浓度小于所述集电区的掺杂浓度；在所述漂移区表面形成正面结构；对所述衬底背离所述集电区一侧进行背面减薄，直至同时曝露出P型集电区和N型集电区。利用本发明所提供的制作方法，在制作三模式集成绝缘栅型双极晶体管时，无需再采用背面光刻工艺，从而解决了由于背面光刻工艺引起的碎片率高的问题，提高了三模式集成绝缘栅型双极晶体管的成品率。
半导体器件制作方法