[发明专利]一种抗单粒子烧毁的SiC JFET器件结构及制备方法在审
| 申请号： | 202310798197.7 | 申请日： | 2023-06-30 |
| 公开（公告）号： | CN116885011A | 公开（公告）日： | 2023-10-13 |
| 发明（设计）人： | 方星宇;舒磊;王亚坤;李同德;王亮;张彦龙;朱永钦;杜芊;鲍一豪;刘智超 | 申请（专利权）人： | 北京时代民芯科技有限公司;北京微电子技术研究所 |
| 主分类号： | H01L29/808 | 分类号： | H01L29/808;H01L21/337;H01L29/16 |
| 代理公司： | 中国航天科技专利中心 11009 | 代理人： | 茹阿昌 |
| 地址： | 100076 北*** | 国省代码： | 北京;11 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本发明一种抗单粒子烧毁的高压沟槽型SiC JFET器件结构和制备方法，所述新型抗单粒子烧毁的沟槽型SiC JFET结构的元胞包括：漏极金属电极、N+衬底区、N‑漂移区、栅极金属电极、栅极沟槽底部和侧壁离子注入形成的P型掺杂区、电流扩展层、N+源区以及与源区相连的源极金属电极。其中，P型掺杂区整体与栅极相连，其内部由不同掺杂浓度的P型区域构成，重掺杂区域位于栅极沟槽拐角处。该结构改善了器件内部的电场分布，可有效缓解重离子入射引发的器件内部局部高温情况，具有较强的抗单粒子烧毁能力。同时，该结构可于漂移区额外添加缓冲层，进一步提高器件的抗单粒子烧毁能力。 | ||
| 搜索关键词： | 一种 粒子 烧毁 sic jfet 器件 结构 制备 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京时代民芯科技有限公司;北京微电子技术研究所，未经北京时代民芯科技有限公司;北京微电子技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310798197.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种兼容BiCMOS工艺可调夹断电压PJFET晶体管-202310896203.2
- 华玲 - 无锡翼盟电子科技有限公司
- 2023-07-21 - 2023-10-24 - H01L29/808
- 本发明提供一种兼容BiCMOS工艺可调夹断电压PJFET晶体管，其可以广泛适用于各种高中低夹断电压的应用场景中。其包括：设置在P型衬底上的埋层、外延层、基区、源区和漏区，其特征在于：在P型衬底上生成N型埋层，在N型埋层上方生成P型外延层；在P型外延层上，通过基区注入形成圆形P+漏区；在漏区的外周基于N型ESD注入形成圆环状的N型栅极；在N型栅极外周基于基区注入形成的圆环状的P+源区；在源区外侧设置圆环状的隔离N阱，隔离N阱电学连接到晶体管BN埋层；基于环状的隔离N阱和底部的BN埋层把晶体管的沟道体区和其他P外延区进行隔离；将N型埋层BN作为晶体管的N型背栅，所述N型背栅与N型栅极相互作用共同夹断晶体管的沟道体区。
- 一种抗单粒子烧毁的SiC JFET器件结构及制备方法-202310798197.7
- 方星宇;舒磊;王亚坤;李同德;王亮;张彦龙;朱永钦;杜芊;鲍一豪;刘智超 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2023-06-30 - 2023-10-13 - H01L29/808
- 本发明一种抗单粒子烧毁的高压沟槽型SiC JFET器件结构和制备方法，所述新型抗单粒子烧毁的沟槽型SiC JFET结构的元胞包括：漏极金属电极、N+衬底区、N‑漂移区、栅极金属电极、栅极沟槽底部和侧壁离子注入形成的P型掺杂区、电流扩展层、N+源区以及与源区相连的源极金属电极。其中，P型掺杂区整体与栅极相连，其内部由不同掺杂浓度的P型区域构成，重掺杂区域位于栅极沟槽拐角处。该结构改善了器件内部的电场分布，可有效缓解重离子入射引发的器件内部局部高温情况，具有较强的抗单粒子烧毁能力。同时，该结构可于漂移区额外添加缓冲层，进一步提高器件的抗单粒子烧毁能力。
- 一种半导体器件薄膜结构及制备方法-202211225080.1
- 洪学天;王尧林;林和;牛崇实;陈宏 - 弘大芯源（深圳）半导体有限公司;晋芯电子制造（山西）有限公司;晋芯先进技术研究院（山西）有限公司
- 2022-10-09 - 2023-10-10 - H01L29/808
- 本发明提供了一种半导体器件薄膜结构及制备方法，包括：砷化镓衬底层：在半导体器件薄膜结构的最底层，通过飞秒激光纵向微加工形成纵向凹槽区，并通过横向切割形成横向分割区，获得砷化镓衬底层；氮化镓生长层：在砷化镓衬底层表面，通过异质分子束外延法生长氮化镓生长层；纵向P型沟道及N型栅极层：在氮化镓生长层上的纵向凹槽内进行P型氮化镓沟道生长，并在纵向P型氮化镓沟道面两侧各沉积一个纵向N型氮化镓凸台，最终形成纵向P型沟道及N型栅极层；金属电极薄膜层：在纵向P型沟道及N型栅极层上，通过真空环境蒸发淀积与电镀工艺形成鉻‑铜‑金多层导电层，获得金属电极薄膜层；并最终形成鉻‑铜‑金多层薄膜金属化半导体器件薄膜结构。
- 一种横向SiC-JFET器件及其制备方法-202311020423.5
- 王畅畅 - 苏州华太电子技术股份有限公司
- 2023-08-15 - 2023-09-15 - H01L29/808
- 本申请实施例提供了一种横向SiC‑JFET器件及其制备方法。横向SiC‑JFET器件，包括：基底；位于所述基底之上且依次排列的源极和漂移区；位于源极之上依次排列的第一源极接触区、第二源极接触区和沟道区；位于所述沟道区之上的栅极；其中，所述沟道区和漂移区各自为独立结构的沟道区和漂移区。本申请实施例解决了传统横向SiC‑JFET器件的击穿电压调节受到沟道区尺寸的限制的技术问题。
- 具有改进的阈值电压控制的沟槽垂直JFET-202310777469.5
- 阿努普·巴拉;彼得·亚历山德罗夫 - 美国联合碳化硅公司
- 2017-09-07 - 2023-09-05 - H01L29/808
- 本公开涉及具有改进的阈值电压控制的沟槽垂直JFET。可以通过将沟槽蚀刻到第一掺杂类型的衬底的顶侧中以形成台面来产生一种沟槽JFET。衬底由背侧漏极层、中间漂移层和顶侧源极层构成。蚀刻穿过源极层并部分地进入漂移层。使用第二类型的掺杂在沟槽的侧部和底部形成栅极区。使用第一种类的掺杂经由成角度注入在垂直栅极段后面形成垂直沟道区，以提供改进的阈值电压控制。可选地，衬底可以包括在漂移层和源极层之间的轻掺杂沟道层，使得台面包括与注入的垂直沟道区形成较强的对比的轻掺杂沟道区。
- 一种提高耐压和通流的功率器件栅极结构及工艺制备方法-202211742055.0
- 魏晓光;吴沛飞;张丙可;单云海;李玲;朱涛;严静融;周行;何荧锋;李青岭;武婧敏;阎海亮;白雪;孙俊敏;葛欢 - 北京智慧能源研究院;国网北京市电力公司
- 2022-12-29 - 2023-09-01 - H01L29/808
- 一种提高耐压和通流的功率器件栅极结构，所述栅极结构包括如下模块：(1)注入增强型的JFET区，通过高温注入形成；(2)JFET区中心的沟槽栅氧，通过碳化硅热氧形成，与周围JFET区碳化硅通过原子级硅氧键连接；(3)沟槽栅氧周围设置与JFET区类型相反的PN保护结，通过高温注入形成；(4)JFET区上方设置栅氧层，通过碳化硅热氧形成，与JFET中心沟槽栅氧实现无界面连接，与下方JFET区通过原子级硅氧键连接。本发明基于JFET耗尽过程中的电场变化，提供了一种新型的栅结构，并提供了一套可行性的工艺流程，实现了设计结构的工艺验证。
- 碳化硅结型栅双极型晶体管器件及其制作方法-202310819766.1
- 陈显平;钱靖 - 深圳平创半导体有限公司;重庆平创半导体研究院有限责任公司
- 2023-07-06 - 2023-08-04 - H01L29/808
- 本发明提供一种碳化硅结型栅双极型晶体管器件，包括：下表面设置有集电极的P+型碳化硅衬底；位于所述P+型碳化硅衬底上方的N型场截止层；位于所述N型场截止层上方的N‑型漂移区，且所述N‑型漂移区的两端设置有栅极沟槽；位于所述栅极沟槽底面和侧壁的P+型掺杂区；位于所述P+型掺杂区上表面的栅极；位于所述N‑型漂移区的上表面和所述两个栅极沟槽之间的N‑型漂移区的侧面的N+型掺杂区，所述N+型掺杂区与所述P+型掺杂区无接触；以及位于所述N‑型漂移区上方的发射极。本发明还提供上述SiC结型栅双极型晶体管器件的制备方法。本发明的SiC结型栅双极型晶体管器件可靠性高、击穿电压高、开关速度快、元胞尺寸小。
- 具有改进的阈值电压控制的沟槽垂直JFET-201780054697.2
- 阿努普·巴拉;彼得·亚历山德罗夫 - 美国联合碳化硅公司
- 2017-09-07 - 2023-08-01 - H01L29/808
- 可以通过将沟槽蚀刻到第一掺杂类型的衬底的顶侧中以形成台面来产生一种沟槽JFET。衬底由背侧漏极层、中间漂移层和顶侧源极层构成。蚀刻穿过源极层并部分地进入漂移层。使用第二类型的掺杂在沟槽的侧部和底部形成栅极区。使用第一种类的掺杂经由成角度注入在垂直栅极段后面形成垂直沟道区，以提供改进的阈值电压控制。可选地，衬底可以包括在漂移层和源极层之间的轻掺杂沟道层，使得台面包括与注入的垂直沟道区形成较强的对比的轻掺杂沟道区。
- 结型场效应晶体管及其制造方法-202010337743.3
- 普佳·瑞凡卓·戴许曼;陈柏安 - 新唐科技股份有限公司
- 2020-04-26 - 2023-07-28 - H01L29/808
- 本发明提供了一种结型场效应晶体管及其制造方法，适用于高电压操作。其中，结型场效应晶体管包括衬底层，掺杂有第一导电型掺质。基部井区形成在该衬底层上，掺杂有第二导电型掺质。阻挡层位于该衬底层与该基部井区的界面上，掺杂有该第一导电型掺质。栅极区在该基部井区的表面部，掺杂有该第一导电型掺质。源极区与漏极区在该基部井区的该表面部，位于该栅极区的两侧，掺杂有该第二导电型掺质。隔离结构在该基部井区的该表面部，隔离该栅极区。该栅极区包含往该漏极区延伸的一凸出部，该凸出部在该隔离结构下，该凸出部的深度比该栅极区的其他区域浅。
- 一种半导体器件及其制造方法-201910842335.0
- 乔明;孟培培;张波 - 电子科技大学
- 2019-09-06 - 2023-07-28 - H01L29/808
- 本发明提供一种半导体器件及其制造方法，属于功率半导体技术领域。所述的半导体器件由多个结构相同的元胞以叉指方式连接形成，所述的元胞结构包括第二导电类型轻掺杂衬底、第一导电类型轻掺杂外延层、扩散第二导电类型阱区、具有第一导电类型的第一、第三重掺杂区、具有第二导电类型的第二重掺杂区、耗尽型沟道区、氧化介质层、金属阴极、金属阳极以及背面金属电极。本发明通过金属场板及注入第二导电类型掺杂区的形式，对器件正向耐压及恒流特性进行优化设计；采用的第二导电类型轻掺杂衬底起到辅助耗尽第一导电类型轻掺杂外延层及导电沟道的作用，既提高器件耐压又减小了夹断电压，实现更好的恒流能力与更高的击穿电压。最终设计得到器件耐压达到460V，夹断电压在4V以下。
- 降低衬底漏电流的GaN基JFET场效应晶体管及其制备方法-202310298051.6
- 陈敦军;邵克戌;郭慧 - 南京大学
- 2023-03-24 - 2023-07-04 - H01L29/808
- 本发明公开了一种降低衬底漏电流的GaN基JFET场效应晶体管，其特征在于其结构依次包括：一衬底层；一p‑GaN缓冲层；一AlN层；一p‑GaN层；一n‑GaN沟道层；n‑GaN沟道层填充有两片p‑GaN，p‑GaN与两边的n‑GaN沟道层形成两个背靠背的p‑n结，控制沟道宽度，使沟道在零偏压下处于耗尽状态；源电极、漏电极，分别设置在n‑GaN沟道层n‑GaN顶表面的两端；叉指结构的栅电极，覆盖沟道内填充的p‑GaN的顶表面，并在一端联结。并公开了其制备方法。本发明实现了加入AlN层的增强型GaN基结型场效应晶体管。在运用适当掺杂浓度的p‑GaN作为缓冲层并加入AlN层后有效的降低了衬底漏电流，提高器件使用寿命。
- 一种具有GaN基多沟道凹槽MIS结合PN结栅的垂直晶体管及其制作方法-202310318570.4
- 白俊春;程斌;平加峰;贾永 - 上海格晶半导体有限公司
- 2023-03-29 - 2023-06-13 - H01L29/808
- 本发明专利公开了一种具有GaN基多沟道凹槽MIS结合PN结栅的垂直晶体管及其制作方法，所述垂直晶体管包括GaN衬底层、n‑GaN渡越层、GaN外延层、多沟道结构、栅极凹槽、栅极叠层结构、源极窗口、源极、漏极和栅极；所述多沟道结构包括多层相间的GaN沟道层和AlGaN势垒层；所述栅极叠层结构包括由下至上叠设的n型GaN外延层、p型GaN外延层、栅槽介质层；本发明通过实现垂直结构使得器件电流可以垂直流通，使得GaN材料的高击穿特性得到更加充分地体现，同时在单位面积上增大器件有源区从而实现更高的电流密度，相比于横向HEMT，单位面积电流密度更高，适合商业化。
- 一种鳍状结型场效应晶体管及其制备方法、芯片-202211640507.4
- 吴龙江 - 深圳天狼芯半导体有限公司
- 2022-12-20 - 2023-06-09 - H01L29/808
- 本申请属于半导体技术领域，提供了鳍状结型场效应晶体管及其制备方法、芯片，通过在半导体衬底形成N型漂移层，在N型漂移层上形成连接区，在连接区两侧形成鳍状结构的P型掺杂层，并在P型掺杂层表面依次形成介电层、功函数金属层以及栅极金属层，在两侧的P型掺杂层的外侧形成第一源极掺杂层和第二源极掺杂层，从而使得由半导体衬底背面的漏极流出的电流经由N型漂移层以及鳍状区域的连接区，通过鳍状结构的第一P型掺杂层和第二P型掺杂层结构感应出的电流通道达到源极，由鳍状结构上的栅极金属层感应出电流通道即可开启器件，实现兼顾高击穿电压、高电流密度以及较小的器件面积的目的。
- 半导体装置、启动电路以及开关电源电路-201810863013.X
- 狩野太一 - 富士电机株式会社
- 2018-08-01 - 2023-05-12 - H01L29/808
- 提供一种抑制器件尺寸并强化ESD浪涌耐受量的半导体装置、启动电路以及开关电源电路。半导体装置具备：p型的半导体衬底；n型的漏极区，其设置于半导体衬底的上部；n型的漂移层，其以与漏极区相接且在横向上包围漏极区的方式设置在半导体衬底的上部；栅极区，其设置在半导体衬底的上部且漂移层的成为与漏极区相反的一侧的外侧，具有第一槽和第二槽，该第一槽和第二槽各自的开口部位于与漏极区相隔等距离的位置，该第一槽和第二槽向外侧凹陷，且沿着厚度方向延伸；n型的源极区，其以与漂移层及栅极区相接的方式设置于第一槽的内侧；以及n型的浪涌电流引导区，其以与漂移层及栅极区相接的方式设置于第二槽的内侧。
- 一种高压JFET器件-202110475900.1
- 乔明;袁章亦安;李欣键;张波 - 电子科技大学
- 2021-04-29 - 2023-04-28 - H01L29/808
- 本发明提供一种高压JFET器件，包括p型衬底、n型漂移区、p型体区、p
- 一种高压JFET器件及其制备方法-202210808565.7
- 顾岚雁;林河北;解维虎;梅小杰 - 东莞市金誉半导体有限公司
- 2022-07-11 - 2023-04-14 - H01L29/808
- 本发明公开了高压JFET器件，包括在衬底上形成第一阱区、第二阱区和第三阱区，在第二阱区、第三阱区内形成第一分压环、第二分压环和第三分压环，场氧化层包括第一部分、第二部分和第三部分，第一部分连接第一分压环，第二部分和第三部分连接第二分压环，第三部分连接第三分压环，在第三部分形成与第三分压环一一对应的多晶场板、第一注入区上形成体区、第二注入区上形成源极、第三注入区上并与多晶场板连接的栅极、及远离栅极并连接第三部分和第二阱区的漏极。还提供高压JFET器件制备方法，多晶场板可以消除第三分压环对应的第三部分的表面的峰值电场，增强器件的耐压能力，未额外增加制备成本，提高了高压启动器件工作可靠性。
- 一种基于金刚石的横向JFET器件及其制造方法-202211207684.3
- 马中发 - 中科苏州微电子产业技术研究院
- 2022-09-30 - 2023-03-21 - H01L29/808
- 本发明公开了一种基于金刚石的横向JFET器件及其制造方法，它由下至上依次包括由金刚石形成的体电极、衬底，形成于所述衬底上端面上且位于其上端面中间段的沟道区、分别形成于所述衬底上端面上且位于其上端面两端部的源极和漏极、分别形成于所述源极和所述漏极上的源电极和漏电极、形成于所述沟道区上端面上且位于所述源电极和所述漏电极之间并与所述源电极和所述漏电极相离的栅极。该器件仅对沟道区的宽度进行设计要求，满足器件耐压特性，器件的结构很简单，有易制作的特性；其不同区掺杂类型n和p互换的话可以制造对称的n型和p型器件。
- 一种碳化硅JFET元胞结构及其制作方法-202310052786.0
- 陈显平;钱靖 - 深圳平创半导体有限公司;重庆平创半导体研究院有限责任公司
- 2023-02-03 - 2023-03-14 - H01L29/808
- 本发明提供了一种碳化硅JFET元胞结构及其制作方法。本发明中元胞结构包括碳化硅N+衬底层、碳化硅N‑第一外延层、P掺杂区、碳化硅N‑第二外延层、P+欧姆注入区、P+栅极注入区、栅电极区、绝缘介质层、欧姆接触区、肖特基接触区、发射极和集电极；P+欧姆注入区位于碳化硅N‑第二外延层内，P+欧姆注入区在碳化硅N‑第二外延层中交错布置；欧姆接触区与肖特基接触区在元胞结构中间区域重复间隔分布，形成混合二极管布局。本发明利用PN结的耗尽作用实现导电沟道的开关作用，减少了栅极氧化层结构，提升了器件的可靠性，同时P+欧姆注入区在碳化硅N‑第二外延层中形成交错布置，增加了电流流通面积，减小器件导通电阻。
- 结型场效应器件及其制造方法-202211223421.1
- 刘建;税国华;何峥嵘;周远杰;刘青;阚玲;朱坤峰;黄磊;王鹏飞;赵明琪 - 中国电子科技集团公司第二十四研究所;重庆中科渝芯电子有限公司
- 2022-10-08 - 2023-03-14 - H01L29/808
- 本发明提供了一种结型场效应器件及其制造方法，在所述结型场效应器件中，沟道区内的栅区结构包括第一层栅区及第二层多晶硅栅区，即栅区结构为双层结构，在第一层栅区与栅区多晶硅的接触区域进行掺杂，形成了第二层多晶硅栅区，相比于第一层栅区与栅区多晶硅的直接接触，对栅区多晶硅及第一层栅区的局部均进行了掺杂，改善了栅极接触区域的导电性能，能有效降低栅极接触区域的电位面积电阻，使得器件的漏电流降低，器件的阈值电压同样也得以降低，有效提升了漏电流与阈值电压等关键参数的一致性；基于结构的规范设计，对应工艺可以采用全多晶自对准工艺，流程简单，且可以与多晶硅集成电路工艺高度兼容。
- 沟槽型碳化硅器件及其制造方法-202211068769.8
- 杨海锋;陈志勇;维平达斯·帕拉;乔伊·迈克格雷格;姚泽强 - 成都芯源系统有限公司
- 2022-08-31 - 2023-01-13 - H01L29/808
- 公开了一种沟槽型碳化硅器件及其制造方法，该沟槽型碳化硅器件的制造方法包括在碳化硅衬底上形成沟槽，淀积形成第一氧化层，所述第一氧化层包括二氧化硅以及致密过程，通入氧气，所述氧气和碳化硅衬底发生反应生成二氧化硅。该沟槽填充的，使得第一氧化层和碳化硅衬底结合更紧密，第一氧化层和碳化硅衬底之间不容易分离。
- 一种深沟槽碳化硅JFET结构的制作方法-202211081099.3
- 陈显平;钱靖 - 深圳平创半导体有限公司;重庆平创半导体研究院有限责任公司
- 2022-09-06 - 2023-01-06 - H01L29/808
- 本申请提供了一种深沟槽碳化硅JFET结构及制作方法。该结构在源极引入深沟槽结构，并在沟槽底部和侧壁形成P型离子注入区，同时在栅极引入浅沟槽结构，同时在沟槽底部和侧壁形成P型离子注入区。栅源极之间形成垂直导电沟道，提高器件的载流子迁移率，降低器件比导通电阻，提升器件功率密度，进一步缩小芯片面积。同时，源极深沟槽结构在器件关断时，能够降低栅极所受电场，降低器件漏电流。
- 半导体装置-201811123346.5
- 陈鲁夫;陈柏安 - 新唐科技股份有限公司
- 2018-09-26 - 2023-01-06 - H01L29/808
- 半导体装置包含半导体衬底，具有第一导电类型，深阱设置于半导体衬底上，且具有与第一导电类型相反的第二导电类型，第一阱和第二阱设置于深阱内且具有第一导电类型，其中第一阱和第二阱由深阱的一部分隔开，且第一阱电连接于第二阱，以及第一掺杂区和第二掺杂区设置于深阱内且具有第二导电类型，其中第一阱和第二阱位于第一掺杂区与第二掺杂区之间。
- 半导体装置-202080100601.3
- 斋藤尚史;滝口雄贵;宇佐美茂佳;山田高宽;中村茉里香;柳生荣治 - 三菱电机株式会社
- 2020-05-13 - 2022-12-23 - H01L29/808
- 源极层(13)设置在由氮化物系半导体构成的第一p型层(12)之上，包含具有电子作为载流子的半导体区域。漏极层(14)在第一p型层(12)之上从源极层(13)空出间隔且在第一方向上相向，包含具有电子作为载流子的半导体区域。沟道结构(SR)在第一p型层(12)之上设置在源极层(13)和漏极层(14)之间，在与第一方向正交的第二方向上交替地配置沟道区域(CN)和栅极区域(GT)。沟道结构(SR)包含的沟道层(15)构成沟道区域(CN)的至少一部分，由氮化物系半导体构成。沟道结构(SR)包含的栅极层(16)构成栅极区域(GT)的至少一部分，电连接栅极电极(19)和第一p型层(12)。
- 一种增强型氧化镓功率晶体管及制作方法-202211134280.6
- 马晓华;何云龙;陆小力;郑雪峰;郝跃 - 西安电子科技大学
- 2022-09-16 - 2022-12-16 - H01L29/808
- 本发明涉及一种增强型氧化镓功率晶体管及制作方法，该功率晶体管包括：β‑Ga
- 氮化物半导体装置-202180029895.X
- 伊藤范和;田中岳利;中原健 - 罗姆股份有限公司
- 2021-04-14 - 2022-12-02 - H01L29/808
- 氮化物半导体装置包括电子渡越层、形成在所述电子渡越层上的电子供给层、形成在所述电子供给层上且包含含有第一杂质的Al
- 半导体元件以及装置-202180022817.7
- 佐藤寿朗;竹中靖博;奥野浩司;篠田大辅;上村俊也;河合弘治;八木修一 - 丰田合成株式会社;株式会社POWDEC
- 2021-03-25 - 2022-11-04 - H01L29/808
- 本技术的目的在于提供至少一个以上的电气特性优异的半导体元件及装置。半导体元件(100)具有第一半导体层(110)、第二半导体层(120)、第三半导体层(130)、第四半导体层(140)、第二半导体层(120)或第三半导体层(130)之上的源极电极(S1)及漏极电极(D1)以及第四半导体层(140)之上的栅极电极(G1)。位错密度为1×10
- 结型场效应晶体管及其制备方法-202011185135.1
- 张胜利;周戬;程子超;高洁;宋秀峰;陈翔 - 南京理工大学
- 2020-10-29 - 2022-09-20 - H01L29/808
- 本发明公开了一种结型场效应晶体管及其制备方法。所述的结型场效应晶体管包括衬底、N型二硫化钨薄膜、P型InGeTe
- 低栅极电流结型场效应晶体管器件架构-201811272005.4
- E·J·考尼 - 亚德诺半导体国际无限责任公司
- 2018-10-30 - 2022-08-26 - H01L29/808
- 本公开涉及低栅极电流结型场效应晶体管器件架构。JFET设置有非常低的栅极电流。在测试中，没有观察到对于类似尺寸的反向偏置p‑n结超过理论最小电流的过量栅极电流。JFET包括轻度掺杂的顶部栅极和在JFET的漏极下方的掺杂区域。
- 沟槽型SiC JFET器件及其制备方法-202210525584.9
- 陈显平;钱靖 - 深圳平创半导体有限公司;重庆平创半导体研究院有限责任公司
- 2022-05-16 - 2022-08-16 - H01L29/808
- 本发明涉及功率半导体技术领域，具体提供一种沟槽型SiC JFET器件及其制备方法，其中器件包括：漏极金属层；N+型衬底层，形成在漏极金属上，形成器件的背面漏极欧姆接触；N型缓冲层，形成在N+型衬底层上；N‑型漂移区，形成在N型缓冲层上，并且其远离N型缓冲层的一侧具有两个对称的离子注入区；P型掺杂区，形成在N‑型漂移区的两个离子注入区的侧壁上；P+欧姆接触区，形成在P型掺杂区上；栅极金属层，形成在P+欧姆接触区上；N+欧姆接触区，位于P+欧姆接触区之上，连接P型掺杂区和N‑型漂移区；源极金属层，形成在所述N+欧姆接触区上；所述N‑型漂移区上的两个所述离子注入区之间通过两个离子注入区中形成的P型掺杂区和P+欧姆接触区形成垂直沟道。
- 具有低夹断电压的半导体器件-202210149364.0
- 傅达平;连延杰 - 成都芯源系统有限公司
- 2022-02-17 - 2022-07-22 - H01L29/808
- 公开了一种具有低夹断电压的半导体器件，该半导体器件包括结型场效应晶体管。其中结型场效应晶体管包括半导体衬底，形成于半导体衬底中的第一阱区，第一边缘栅，第二边缘栅，源极和漏极。其中第一边缘栅和第二边缘栅形成于第一阱区中，且第一边缘栅的深度，第二边缘栅的深度和第一阱区的深度相同，其中源极和漏极形成于第一阱区中。
- 专利分类
