[发明专利]半导体器件及其制备方法在审
| 申请号： | 202210968812.X | 申请日： | 2022-08-12 |
| 公开（公告）号： | CN115295410A | 公开（公告）日： | 2022-11-04 |
| 发明（设计）人： | 吕新强;桂辉辉 | 申请（专利权）人： | 长鑫存储技术有限公司 |
| 主分类号： | H01L21/3105 | 分类号： | H01L21/3105;H01L21/762;H01L29/06 |
| 代理公司： | 北京派特恩知识产权代理有限公司 11270 | 代理人： | 王花丽;胡春光 |
| 地址： | 230601 安徽省合肥市*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开实施例提供了一种半导体器件及其制备方法，所述制备方法包括：提供半导体结构；其中，所述半导体结构包括衬底、第一介质层和第二介质层，所述衬底中形成有沟槽，所述第一介质层覆盖所述衬底表面以及所述沟槽的侧壁和底部，所述第二介质层覆盖所述第一介质层并填满所述沟槽；研磨所述第二介质层，至所述第二介质层的顶部与所述第一介质层的顶部之间的距离等于指定距离；其中，所述第二介质层的顶部高于第一介质层的顶部；对研磨后的所述第二介质层进行刻蚀，至剩余的所述第二介质层的顶部与所述衬底表面平齐；在刻蚀所述第二介质层后，去除覆盖所述衬底表面的所述第一介质层。 | ||
| 搜索关键词： | 半导体器件 及其 制备 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司，未经长鑫存储技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210968812.X/，转载请声明来源钻瓜专利网。
- 上一篇：一种建筑污水处理装置
- 下一篇：一种矿井充填巷道沿空掘留巷巷道的支护结构
- 同类专利
- 解决非晶硅薄膜与氧化硅薄膜之间的气泡缺陷的方法-202310769461.4
- 魏想;贡褘琪;张瑜;曾招钦 - 上海华力集成电路制造有限公司
- 2023-06-27 - 2023-09-29 - H01L21/3105
- 本发明提供一种解决非晶硅薄膜与氧化硅薄膜之间的气泡缺陷的方法，所述方法包括：提供一半导体衬底；于所述半导体衬底的表面形成氧化硅薄膜；对所述氧化硅薄膜进行预处理工艺以释放其表面及内部富集的氢；通过等离子体增强化学气相沉积工艺于所述氧化硅薄膜的表面形成非晶硅薄膜。通过本发明解决了现有的氧化硅薄膜与多晶硅薄膜间易形成气泡缺陷的问题。
- 半导体装置的形成方法-201810438794.8
- 黄伟杰;陈界璋;许峰嘉;郭景森;梁晋玮;陈侠威 - 台湾积体电路制造股份有限公司
- 2018-05-09 - 2023-09-19 - H01L21/3105
- 半导体装置的形成方法包括形成自基板凸起的结构，形成介电层以覆盖结构，形成虚置层以覆盖介电层，以及进行平坦化工艺以完全移除虚置层。平坦化工艺对虚置层的移除速率小于对介电层的移除速率。
- 制造半导体元件的方法-202210245171.5
- 林宏宣 - 南亚科技股份有限公司
- 2022-03-14 - 2023-08-22 - H01L21/3105
- 一种制造半导体元件的方法包含：形成遮罩层在位于基材上的堆叠结构上，其中遮罩层具有第一区域以及第二区域，第一区域具有图案化结构；通过图案化结构在堆叠结构上蚀刻开口，其中蚀刻残物堆积于第二区域上；形成阻障层以覆盖遮罩层、开口的内壁以及蚀刻残物；形成保护层在阻障层上；移除保护层的一部分、阻障层的一部分以及蚀刻残物，以暴露出遮罩层；以及蚀刻遮罩层以及保护层与阻障层位于开口外的部分，以暴露出堆叠结构。其功效在于，降低半导体元件于制造过程中的结构损耗并提升半导体元件的效能。
- 氧化硅膜的选择性蚀刻方法-201780022112.9
- 沈台用;李锺培 - TES股份有限公司
- 2017-03-28 - 2023-08-08 - H01L21/3105
- 本发明是有关于一种半导体制程中的氧化硅膜的选择性蚀刻方法，包括：将形成有氮化硅膜及氧化硅膜的基板运入至反应器内部的基板支撑部的步骤；对运入至反应器内部的基板进行加热并保持为第一温度的步骤；于保持为第一温度的期间向反应器内部供给卤素气体及碱性气体而与形成于基板上的氧化硅膜发生反应，从而于基板上形成反应生成物的第一步骤；将形成有反应生成物的基板加热至第二温度而去除反应生成物的第二步骤；将基板的温度冷却至第一温度的第三步骤；及按照预先设定的次数重复进行第一步骤至第三步骤的步骤。
- 半导体结构及其形成方法-201910130267.5
- 吴玉萍;程继;金懿;邵群;林先军 - 中芯国际集成电路制造（北京）有限公司;中芯国际集成电路制造（上海）有限公司
- 2019-02-21 - 2023-08-01 - H01L21/3105
- 一种半导体结构及其形成方法，形成方法包括：提供基底，基底上形成有栅极结构，栅极结构包括多晶硅栅极层；在栅极结构露出的基底上形成初始层间介质层，初始层间介质层凸出于栅极结构顶部且露出栅极结构顶部；采用氧化铈基研磨液，并以多晶硅栅极层顶部为停止位置，对初始层间介质层进行第一研磨处理，去除高于栅极结构顶部的初始层间介质层，剩余初始层间介质层作为层间介质层。本发明采用氧化铈基研磨液进行第一研磨处理，氧化铈基研磨液对层间介质层材料和多晶硅具有高选择比，这有利于减小第一研磨处理对多晶硅栅极层的损耗，从而提高栅极结构的高度均一性和层间介质层的顶面平坦度，进而改善器件性能。
- 一种半导体结构的制造方法-202310548180.6
- 岳玺 - 武汉楚兴技术有限公司
- 2023-05-12 - 2023-07-21 - H01L21/3105
- 本申请提供一种半导体结构的制造方法，包括：利用第一研磨液研磨部分厚度的第二介质层，利用第二研磨液研磨剩余厚度的第二介质层和少量的第一介质层，利用第三研磨液快速研磨大量的第一介质层，第一次研磨工艺时不研磨至第一介质层和第二介质层的界面，使得不会由于第一研磨液在界面处扩大凹槽中的凹陷。第二研磨液具有凹槽保护作用，就能够降低凹槽中凹陷的程度。第三研磨液利用较大的研磨速度快速研磨大量的第一介质层，研磨时间较短，大大降低了研磨工艺的研磨成本。此外，3次研磨工艺都采用酸性研磨液，降低了研磨液中研磨颗粒由于酸碱值的变化产生的团聚结晶的概率，从而降低了半导体结构在研磨过程中划伤的风险。
- 硬掩膜的自限性平坦化-201710061603.6
- 杨邓良;朴俊洪 - 朗姆研究公司
- 2017-01-26 - 2023-07-04 - H01L21/3105
- 本发明提供硬掩膜的自限性平坦化。一种用于处理半导体衬底的方法包括：a)提供衬底叠层，所述衬底叠层包括第一层、以间隔关系布置在所述第一层上的多个芯和布置在所述第一层下方的一个或多个底层；b)在所述第一层和所述多个芯上沉积共形层；c)部分蚀刻所述共形层以产生与所述多个芯的侧壁相邻布置的间隔件，其中所述共形层的部分蚀刻使得所述间隔件的上部具有不对称轮廓；d)相对于所述间隔件和所述第一层选择性地蚀刻所述多个芯；e)在所述间隔件的侧壁上沉积聚合物膜；以及f)蚀刻所述间隔件的上部以去除所述不对称轮廓并平坦化所述间隔件的上部。
- 斜角蚀刻方法及半导体元件结构的制备方法-202211276881.0
- 杨圣辉 - 南亚科技股份有限公司
- 2022-10-18 - 2023-06-30 - H01L21/3105
- 本公开提供一种斜角蚀刻方法及半导体元件结构的制备方法。该斜角蚀刻方法包括形成一目标层在一半导体基底上，以及形成一能量敏感层在该目标层上。该斜角蚀刻方法亦包括执行一能量处理制程以形成一处理部在该能量敏感层中。该处理部为一周围区。该斜角蚀刻方法还包括移除该处理部以使该能量敏感层的一余留部分在被该周围区所围绕的一中心区中，以及将该能量敏感层的该余留部分的一图案转移到该目标层。
- 改善浅沟槽隔离结构凹陷的方法-202310111530.2
- 肖润财;杨钰 - 上海华力集成电路制造有限公司
- 2023-02-14 - 2023-06-27 - H01L21/3105
- 本发明提供一种改善浅沟槽隔离结构凹陷的方法，所述方法包括：步骤1)提供一半导体结构，所述半导体结构包括衬底、形成于所述衬底表面的氧化层、形成于所述氧化层表面的阻挡层及通过刻蚀所述衬底、所述氧化层与所述阻挡层所形成的宽度在200μm以上的浅沟槽；步骤2)利用可流动性化学气相沉积工艺于所述浅沟槽内形成填充层，且所述填充层延伸至所述阻挡层的表面；步骤3)利用等离子体辅助化学气相沉积工艺于所述填充层的表面形成牺牲层；步骤4)对所述牺牲层及所述填充层进行化学机械研磨以形成浅沟槽隔离结构。通过本发明解决了现有的宽度较大的浅沟槽隔离结构存在凹陷的问题。
- 一种调节晶圆内活性可操作区高度均一性的方法-202310332176.6
- 何杨 - 上海华力集成电路制造有限公司
- 2023-03-30 - 2023-06-23 - H01L21/3105
- 本发明提供一种调节晶圆内活性可操作区高度均一性的方法，晶圆表面分为中心区域及边缘区域，中心区域设有相互间隔的有源区结构；有源区结构的顶部依次设有pad氧化层和氮化硅层；中心区域及边缘区域均覆盖有氧化硅；氧化硅填充于有源区结构之间并覆盖氮化硅层；经由去除有源区结构上方的氧化硅，进而去除有源区结构上的氮化硅层，将有源区结构顶部的pad氧化层露出；利用氢氟酸刻蚀晶圆中心区域的pad氧化层和氧化硅，及边缘区域的氧化硅，以减小中心区域与边缘区域上的氧化硅的高度差。本发明在深井离子注入工艺前通过DHF调节晶圆内外氧化硅高度，保证晶圆内氧化硅高度良好的均一性，提升晶圆内的氧化硅高度均一性。
- 用于浅沟槽隔离的水性二氧化硅浆料组合物和其使用方法-201810558055.2
- J·考兹休克;D·莫斯利;N·K·彭塔;M·万哈尼赫姆;K-A·K·雷迪 - 罗门哈斯电子材料CMP控股股份有限公司
- 2018-06-01 - 2023-06-23 - H01L21/3105
- 本发明提供水性CMP抛光组合物，所述组合物按所述组合物的总重量计包含0.5到30重量％的多个含有阳离子氮原子的细长、弯曲或球状胶态二氧化硅颗粒的分散体，以及0.001到0.5重量％、优选10到500ppm的二烯丙基二甲基铵盐，如二烯丙基二甲基卤化铵的阳离子共聚物，其中所述组合物的pH为1到4.5。优选地，二烯丙基二甲基铵盐的所述阳离子共聚物包含二烯丙基二甲基氯化铵(DADMAC)和二氧化硫的共聚物。所述浆料组合物在具有氮化物和硅图案的图案晶片的CMP抛光中表现出良好的氧化物选择性。
- 含N介质薄膜沉积后的后处理方法-202310152471.3
- 魏想;贡褘琪;曾招钦 - 上海华力集成电路制造有限公司
- 2023-02-21 - 2023-06-06 - H01L21/3105
- 本发明公开了一种含N介质薄膜沉积后的后处理方法，包括：步骤一、在半导体衬底上沉积含N介质薄膜，含N介质薄膜的沉积工艺的工艺气体中包括氨气，沉积完成后，含N介质薄膜的表面富集氨组份。步骤二、采用第一次等离子体预处理工艺将含N介质薄膜表面的氨组份分解并从而去除。步骤三、对去除了含N介质薄膜表面的氨组份的半导体衬底进行水洗工艺，以将半导体衬底表面的大颗粒去除，同时避免水洗工艺中的酸性水和氨组份反应形成无机盐水渍。本发明能防止在水洗工艺中产生水渍残留缺陷，从而提高产品良率。
- 改善铜阻挡层形貌的方法-202310286354.6
- 杨猛 - 上海华力集成电路制造有限公司
- 2023-03-22 - 2023-06-02 - H01L21/3105
- 本发明提供一种改善铜阻挡层形貌的方法，包括：提供一批次的晶圆；利用终点控制系统对晶圆进行第一次化学机械研磨直至漏出BD层；对晶圆进行第二次化学机械研磨，在对第i片晶圆进行研磨时，根据之前研磨的i‑1个晶圆所得到的i‑1个时间修正值及i‑1个压力修正值对其研磨时间及研磨压力进行修正；对于所述批次的第一片晶圆，是通过设置初始研磨时间及初始研磨压力对其进行第二次化学机械研磨的，且在所述批次的晶圆完成研磨后，对第一片晶圆的研磨时间及研磨压力进行修正以对其进行第三次化学机械研磨。通过本发明解决了现有的对同一批次晶圆的铜阻挡层进行化学机械研磨后晶圆的形貌均匀性差的问题。
- 一种半导体器件的制备方法-202310004174.4
- 姚健文;王晶 - 杭州富芯半导体有限公司
- 2023-01-03 - 2023-04-11 - H01L21/3105
- 本申请提供一种半导体器件的制备方法，包括以下步骤：形成顶层金属层于述半导体层上；形成绝缘层于半导体层上以覆盖第一金属结构与第二金属结构，且绝缘层上表面的最低处高于顶层金属层的顶面；平坦化绝缘层；刻蚀绝缘层以形成第一凹槽，第一凹槽位于第二金属结构上方且底面高于第二金属结构的顶面；刻蚀绝缘层以形成第二凹槽，并加深第一凹槽直至底部显露第二金属结构，第二凹槽在水平方向上与第一、第二金属结构均间隔设置。本申请通过增加绝缘层厚度，同时加入平坦化工艺，并通过分步刻蚀来打开第二金属结构上方的绝缘层，在该过程中，第一金属结构上方的绝缘层能够得到很好的保护，从而降低了第一金属结构损伤的概率，有利于提升产品良率。
- 用于在形成半导体器件时抛光电介质层的方法-202310038171.2
- 周小红 - 长江存储科技有限责任公司
- 2020-12-23 - 2023-04-04 - H01L21/3105
- 本公开涉及用于在形成半导体器件时抛光电介质层的方法。提供了在形成诸如三维(3D)存储器件的半导体器件时使用自动停止浆料抛光电介质层的方法。例如，在阶梯区域和核心阵列区域中形成堆叠结构。堆叠结构包括多个交错的第一材料层和第二材料层。交错的第一材料层和第二材料层的边缘在阶梯区域中的堆叠结构的一侧上限定阶梯结构。在阶梯区域和堆叠结构外部的外围区域之上形成电介质层。电介质层包括从堆叠结构的突起。使用自动停止浆料抛光电介质层，以去除电介质层的突起。
- 一种绝缘层平坦化方法-202310117462.0
- 钟源;梁聪聪;李劲劲;钟青;曹文会;王雪深 - 中国计量科学研究院
- 2023-02-15 - 2023-04-04 - H01L21/3105
- 本申请涉及一种绝缘层平坦化方法，使用光刻胶做为牺牲层来实现局部平坦化，结合简单并且精确的激光反射强度曲线随刻蚀过程的变化曲线来判断刻蚀终止点，即判断刻蚀到下层Nb膜时停止刻蚀。本方法中只要保证光刻胶的厚度和刻蚀选择比，可以实现效果良好的局部平坦化。这个方法工艺简单，大大减少了工艺步骤，与未进行平坦化的工艺相比，实现了局部平坦化，消除了上层Nb膜的晶界裂纹问题，并且直接刻蚀到下电极处，可直接跳过过孔的光刻和刻蚀步骤，减少了工艺流程。相比化学机械抛光的全局平坦化的工艺，减少了两次光刻和化学机械抛光步骤，大大提高了工艺的效率，也减少了化学机械抛光引入的抛光液污染。
- 用于在绝缘体上硅晶圆中溶解埋置氧化物的方法-201780063006.5
- 佛雷德里克·阿利伯特 - 索泰克公司
- 2017-09-29 - 2023-03-24 - H01L21/3105
- 本发明涉及一种用于在绝缘体上硅晶圆中溶解埋置氧化物的方法，该方法包括以下步骤：设置绝缘体上硅晶圆(100、300、400、500)，该绝缘体上硅晶圆具有经由埋置氧化物层(102、302、402、502)附接至载体衬底(103、303、403、503)的硅层(101、301、401、501)，并且对所述绝缘体上硅晶圆(100、300、400、500)进行退火以至少部分地溶解所述埋置氧化物层(102、302、402、502)。本发明方法还包括在所述退火步骤之前在所述硅层(101、301、401、501)上或上方设置氧清除层(104、304、404、504)的步骤。
- 浅沟槽隔离结构平坦化的方法-202211483457.3
- 李琳;谈娟;王妍;管毓崧;唐阿鑫;李宗旭;梁金娥;张守龙 - 华虹半导体（无锡）有限公司
- 2022-11-24 - 2023-03-21 - H01L21/3105
- 本发明提供一种浅沟槽隔离结构平坦化的方法，所述方法包括：提供一半导体衬底，并于所述半导体衬底内形成隔离沟槽；于所述隔离沟槽内形成填充层且所述填充层延伸至有源区；采用等离子体处理工艺将形成于所述有源区的所述填充层表面的尖角进行去除。通过本发明降低了浅沟槽隔离结构平坦化过程中有源区的尖角折断造成的晶圆表面划伤的风险。
- 衬底处理方法、半导体器件的制造方法、衬底处理装置、及程序-202210686287.2
- 中谷公彦;早稻田崇之;宫田翔马;桥本良知 - 株式会社国际电气
- 2022-06-16 - 2023-03-17 - H01L21/3105
- 本发明涉及衬底处理方法、半导体器件的制造方法、衬底处理装置及程序。提供能够将热处理后的膜选择性地除去的技术。进行下述工序：(a)通过在第1温度下将衬底暴露于成膜剂，从而在上述衬底上形成膜的工序；(b)在高于上述第1温度的第2温度下对上述膜进行热处理的工序；(c)通过将上述热处理后的上述膜暴露于变质剂，从而使其变质的工序；和(d)通过将上述变质后的上述膜暴露于除去剂，从而将其除去的工序。
- 用集成常压等离子体处理进行微电子组件处理的方法及设备-202210925968.X
- 孙于雯;林庭仪 - 美光科技公司
- 2022-08-03 - 2023-02-17 - H01L21/3105
- 本专利申请案涉及用集成常压等离子体处理进行微电子组件处理的方法及设备。公开方法及设备，其组合地用于在从载体结构取回经单切微电子组件之后用常压等离子体处理所述经单切微电子组件的电介质材料表面，然后将所述经单切微电子组件放置于另一微电子组件的经常压等离子体处理的电介质材料表面上。
- 用于在形成半导体器件时抛光电介质层的方法-202080004572.0
- 周小红 - 长江存储科技有限责任公司
- 2020-12-23 - 2023-02-10 - H01L21/3105
- 提供了在形成诸如三维(3D)存储器件的半导体器件时使用自动停止浆料抛光电介质层的方法。例如，在阶梯区域和核心阵列区域中形成堆叠结构。堆叠结构包括多个交错的第一材料层和第二材料层。交错的第一材料层和第二材料层的边缘在阶梯区域中的堆叠结构的一侧上限定阶梯结构。在阶梯区域和堆叠结构外部的外围区域之上形成电介质层。电介质层包括从堆叠结构的突起。使用自动停止浆料抛光电介质层，以去除电介质层的突起。
- 解决碳氮化硅清洗后水渍残留缺陷的方法-202210889616.3
- 魏想;贡褘琪;鲍宇 - 上海华力集成电路制造有限公司
- 2022-07-27 - 2023-01-17 - H01L21/3105
- 本发明公开了一种解决碳氮化硅清洗后水渍残留缺陷的方法，包括以下步骤：步骤S1，提供一半导体衬底；步骤S2，在所述半导体衬底上沉积碳氮化硅薄膜；步骤S3，对步骤S2后的半导体器件进行二氧化碳等离子体处理；步骤S4，进行后续工艺。本发明既不影响NDC薄膜质量也可以有效地去除氨组分使得刻蚀阻挡层NDC可以经水洗工艺去除大颗粒缺陷，避免NDC工艺中随机产生的大颗粒缺陷因水渍缺陷考量而无法水洗造成的良率损失。
- 半导体结构的平坦化方法及半导体结构的制备方法-202211172695.2
- 邹微微;刘国安 - 中芯越州集成电路制造（绍兴）有限公司
- 2022-09-26 - 2022-12-23 - H01L21/3105
- 本发明涉及一种半导体结构的平坦化方法及半导体结构的制备方法。所述平坦化方法包括：提供半导体结构，所述半导体结构包括功能结构层以及覆盖所述功能结构层的介质层；在预设的压力条件下将一基板压向所述介质层的顶表面，直至所述基板与所述半导体结构被键合在一起；所述介质层能在预设的压力条件下变形，以使得所述介质层的顶表面贴合所述基板的底表面完成所述键合；将所述基板从所述介质层上剥离。本发明所提供的半导体结构的平坦化方法及半导体结构的制备方法，平坦化工艺的加工成本低。
- 半导体结构的形成方法及半导体结构-202211275943.6
- 盛薄辉;王雪菲 - 长鑫存储技术有限公司
- 2022-10-18 - 2022-12-20 - H01L21/3105
- 本公开涉及半导体结构的形成方法及半导体结构。半导体结构的形成方法包括以下步骤：提供衬底，在衬底上形成图形结构，图形结构包括阵列区和外围电路区；在衬底上形成覆盖阵列区和外围电路区的旋涂层，其中，旋涂层位于阵列区的表面与位于外围电路区的表面之间具有高度差；对旋涂层进行化学机械抛光，以减小旋涂层位于阵列区的表面与位于外围电路区的表面之间的高度差，从而提高了旋涂层的平坦化程度，以减少后续制程中的结构缺陷，提高产品良率。
- 一种半导体器件的加工方法-202211210542.2
- 孙晓波 - 拓荆科技股份有限公司
- 2022-09-30 - 2022-12-06 - H01L21/3105
- 本发明提供了一种半导体器件的加工方法及一种半导体器件。所述半导体器件的加工方法包括以下步骤：准备带有有源区结构的待加工件；在所述待加工件表面沉积第一介电层，其中，所述第一介电层厚度不小于所述有源区结构的高度；在所述第一介电层的上方沉积支撑层；在所述支撑层上方沉积第二介电层；以及对所述待加工件的所述第一介电层、所述支撑层及所述第二介电层进行研磨，以获得暴露所述有源区结构的平整器件表面。
- 平坦化处理、平坦化系统和制造物品的方法-202210578234.9
- 史蒂文·C·沙克尔顿;塞思·J·巴梅斯伯格;吕晓明;崔炳镇 - 佳能株式会社
- 2022-05-25 - 2022-11-29 - H01L21/3105
- 本发明提供平坦化处理、平坦化系统和制造物品的方法。对基板进行平坦化的方法包括：将可成形材料分配到基板上；使由覆板卡盘保持的覆板与所述基板上的所述可成形材料接触，以形成包括所述覆板、所述可成形材料的膜和所述基板的多层结构；从所述覆板卡盘释放所述多层结构；在所述释放之后，在所述覆板卡盘与所述多层结构之间提供空间；将光源定位到，在所述覆板卡盘与所述多层结构之间所提供的空间中；以及通过使所述多层结构的所述膜暴露于从所述光源发射的光，来固化所述膜。
- 包含带电磨料的抛光组合物-201810329068.2
- A·米什拉 - 富士胶片电子材料美国有限公司
- 2018-04-13 - 2022-11-29 - H01L21/3105
- 本公开提供了相比于其他介电膜可选择性地且优选地抛光某些介电膜的抛光组合物。基于要去除及要保留的目标介电膜，这些抛光组合物包括阳离子或阴离子磨料。所述抛光组合物利用新颖的基于静电荷的设计，其中，基于磨料的电荷及其与介电膜上的电荷的静电相互作用(吸引力或排斥力)，可实现多种材料去除速率和抛光选择性。
- 半导体器件及其制备方法-202210968812.X
- 吕新强;桂辉辉 - 长鑫存储技术有限公司
- 2022-08-12 - 2022-11-04 - H01L21/3105
- 本公开实施例提供了一种半导体器件及其制备方法，所述制备方法包括：提供半导体结构；其中，所述半导体结构包括衬底、第一介质层和第二介质层，所述衬底中形成有沟槽，所述第一介质层覆盖所述衬底表面以及所述沟槽的侧壁和底部，所述第二介质层覆盖所述第一介质层并填满所述沟槽；研磨所述第二介质层，至所述第二介质层的顶部与所述第一介质层的顶部之间的距离等于指定距离；其中，所述第二介质层的顶部高于第一介质层的顶部；对研磨后的所述第二介质层进行刻蚀，至剩余的所述第二介质层的顶部与所述衬底表面平齐；在刻蚀所述第二介质层后，去除覆盖所述衬底表面的所述第一介质层。
- 介质膜层的制备方法以及半导体器件-202210971736.8
- 叶蕾;独虎;王峰 - 上海积塔半导体有限公司
- 2022-08-12 - 2022-11-04 - H01L21/3105
- 本发明提供了一种介质膜层的制备方法以及半导体器件，属于半导体制造领域，方法包括在基底上设置金属电极；采用高压应力材料在所述基底及所述金属电极上形成第一氧化硅层，所述第一氧化硅层厚度大于所述金属电极的厚度；研磨所述第一氧化硅层，直至所述金属电极显露在所述第一氧化硅层的表面；在所述第一氧化硅层和所述金属电极表面通过低压应力材料沉积第二氧化硅层，所述第一氧化硅层和所述第二氧化硅层构成介质膜层，所述低压应力材料的压应力低于所述高压应力材料的压应力，所述高压应力材料的压应力取值范围不小于150MPa。通过本申请的处理方案，避免金属电极间漏电，提升了工艺的可靠性。
- 旋涂薄膜的平坦化-202180021194.1
- 安东尼·R·舍皮斯;安东·德维利耶 - 东京毅力科创株式会社
- 2021-02-09 - 2022-11-04 - H01L21/3105
- 一种使衬底平坦化的方法，包括：接收衬底，该衬底在该衬底的工作表面上具有高度不同的微制造结构，其限定了不平坦形貌；通过旋涂沉积以不平坦的方式在该衬底的工作表面上沉积包含溶解度改变剂的第一层；将该第一层暴露于基于该形貌的第一光化辐射图案；使用预定溶剂使该第一层显影；以及在该衬底的工作表面上沉积第二层，与使该第一层显影之前该第一层相比，该第二层具有更大的平面度。第一辐射图案改变第一层的溶解度，使得第一层的不平坦形貌的上部区域可溶于预定溶剂。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
