“中谷公彦”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果32个，建议您升级VIP下载更多相关专利

[发明专利]半导体器件的制造方法、衬底处理装置以及记录介质-CN201680079075.0有效
发明人： 中谷公彦;镰仓司;柄泽元;原田和宏 -专利权人：株式会社国际电气
申请日： 2016-02-29 - 公布日： 2023-10-20 - 主分类号： H01L21/205 文献下载
摘要：本发明具有至少在一定期间重合地进行下述工序从而在衬底上形成膜的工序：对衬底供给第一原料的工序，第一原料包含规定元素与氮的化学键或规定元素与碳的化学键、和规定元素与氢的化学键，并且不含氮与氢的化学键；和对衬底供给假催化剂的工序，假催化剂包含第13族元素、且不含氮与氢的化学键，在形成膜的工序中，不实施包含氮与氢的化学键的物质对所述衬底的供给。
半导体器件制造方法衬底处理装置以及记录介质

[发明专利]衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质-CN202310061844.6在审
发明人： 中谷公彦;桥本良知 -专利权人：株式会社国际电气
申请日： 2023-01-18 - 公布日： 2023-09-15 - 主分类号： C23C16/455 文献下载
摘要：本公开文本涉及衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质。提供能够抑制通过选择生长而形成的膜的因大气暴露导致的氧化的技术。其进行：(a)通过向具有第一表面和第二表面的衬底供给与前述第一表面反应的改性剂，从而在前述第一表面形成抑制剂层的工序；(b)通过向在前述第一表面形成有前述抑制剂层的前述衬底供给至少其一部分已被赋予第一能量的第一成膜剂，从而在前述第二表面上形成第一膜的工序；和(c)通过向在前述第二表面上形成有前述第一膜的前述衬底供给至少其一部分已被赋予比前述第一能量高的第二能量的第二成膜剂，从而在形成于前述第二表面上的前述第一膜上形成第二膜的工序。
衬底处理方法半导体器件制造装置记录介质

[发明专利]衬底处理方法、半导体器件的制造方法、记录介质及衬底处理装置-CN202211603674.1在审
发明人：野原慎吾;石桥清久;新田贵史;中谷公彦 -专利权人：株式会社国际电气
申请日： 2022-12-13 - 公布日： 2023-09-12 - 主分类号： H01L21/02 文献下载
摘要：本发明涉及衬底处理方法、半导体器件的制造方法、记录介质及衬底处理装置。能实现良好的电荷保持特性及良好的阶梯覆盖特性。其具有：形成含有第一元素及第二元素的第一膜的工序；和与第一膜邻接地形成含有第一元素及第二元素、且具有与第一膜的特性不同的特性的第二膜的工序，其中，第一膜及第二膜中的一者通过将进行下述工序的循环执行规定次数而形成：(a1)供给含有第一元素的第一原料气体的工序；和(b1)供给含有第二元素的反应气体的工序，第一膜及前述第二膜中的另一者通过将进行下述工序的循环执行规定次数而形成：(a2)供给包含第一元素且热分解温度高于第一原料气体的第二原料气体的工序；和(b2)供给含有第二元素的反应气体的工序。
衬底处理方法半导体器件制造记录介质装置

[发明专利]半导体器件的制造方法、衬底处理装置、及记录介质-CN201811547529.X有效
发明人： 中谷公彦 -专利权人：株式会社国际电气
申请日： 2018-12-17 - 公布日： 2023-08-25 - 主分类号： H01L21/02 文献下载
摘要：本发明涉及半导体器件的制造方法、衬底处理装置、及记录介质。本发明的课题为提高形成于衬底上的膜的膜质。将下述循环进行规定次数从而在衬底上形成包含Si、C、及N的膜，所述循环是将(a)对衬底供给包含Si‑C键且不含卤素的第1原料的工序、和(b)对衬底供给包含Si‑N键且不含烷基的第2原料的工序在第1原料中的Si‑C键的至少一部分及第2原料中的Si‑N键的至少一部分不被切断而被保持的条件下非同时地进行。
半导体器件制造方法衬底处理装置记录介质

[发明专利]衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质-CN202310458682.X在审
发明人： 中谷公彦 -专利权人：株式会社国际电气
申请日： 2019-12-26 - 公布日： 2023-07-14 - 主分类号： H01L21/318 文献下载
摘要：本发明涉及衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质。课题在于提高选择生长中的选择性。半导体器件的制造方法具有：下述工序：(a)通过向在表面露出第1基底和第2基底的衬底供给氨基硅烷系气体，从而使氨基硅烷系气体所含的硅吸附于第1基底及第2基底中的一者的基底的表面的工序；(b)通过向使硅吸附于一者的基底的表面后的衬底供给含氟气体，从而使吸附于一者的基底的表面的硅与含氟气体反应，使一者的基底的表面改性的工序；和(c)通过向使一者的基底的表面改性后的衬底供给成膜气体，从而在第1基底及第2基底中的与一者的基底不同的另一基底的表面上形成膜的工序。
衬底处理方法半导体器件制造装置记录介质

[发明专利]衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质-CN202211515898.7在审
发明人： 中谷公彦;山本隆治 -专利权人：株式会社国际电气
申请日： 2022-11-29 - 公布日： 2023-06-09 - 主分类号： H01L21/02 文献下载
摘要：本发明涉及衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质。本发明提供能够在所期望的表面上以高精度选择性地形成膜的技术。其具有：(A)通过向具有第一表面和第二表面的衬底供给改性剂，从而在前述第一表面形成抑制剂层的工序；和(B)通过向在前述第一表面形成前述抑制剂层后的前述衬底供给成膜剂，从而在前述第二表面上形成膜的工序。以使得在将构成前述抑制剂层的抑制剂分子的宽度设为WI、将前述第一表面的吸附位点的间隔设为DA、将构成前述成膜剂中所含的特定物质的分子X的宽度设为WP的情况下，WI小于DA时满足WP＞DA‑WI，WI大于DA时满足WP＞DAx‑WI(x为满足WI＜DAx的最小的整数)。
衬底处理方法半导体器件制造装置记录介质

[发明专利]半导体器件的制造方法、衬底处理装置及记录介质-CN201911369216.4有效
发明人： 中谷公彦 -专利权人：株式会社国际电气
申请日： 2019-12-26 - 公布日： 2023-05-16 - 主分类号： H01L21/318 文献下载
摘要：本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。课题在于提高选择生长中的选择性。半导体器件的制造方法具有：下述工序：(a)通过向在表面露出第1基底和第2基底的衬底供给氨基硅烷系气体，从而使氨基硅烷系气体所含的硅吸附于第1基底及第2基底中的一者的基底的表面的工序；(b)通过向使硅吸附于一者的基底的表面后的衬底供给含氟气体，从而使吸附于一者的基底的表面的硅与含氟气体反应，使一者的基底的表面改性的工序；和(c)通过向使一者的基底的表面改性后的衬底供给成膜气体，从而在第1基底及第2基底中的与一者的基底不同的另一基底的表面上形成膜的工序。
半导体器件制造方法衬底处理装置记录介质

[发明专利]衬底处理方法、半导体器件的制造方法、存储介质和衬底处理装置-CN202211055939.9在审
发明人：坪田康寿;中谷公彦;山角宥贵 -专利权人：株式会社国际电气
申请日： 2022-08-31 - 公布日： 2023-03-31 - 主分类号： H01L21/02 文献下载
摘要：本发明涉及衬底处理方法、半导体器件的制造方法、存储介质和衬底处理装置。提供能够在不残留氟的情况下使多个不同种类的膜的表面按照膜的种类选择性地改性的技术。通过向表面具有含氮膜及含氧膜的衬底供给含有氮的活性种及含有氢的活性种，从而以使含氮膜的表面氮化的方式进行改性。
衬底处理方法半导体器件制造存储介质装置

[发明专利]半导体器件的制造方法、衬底处理装置、及程序-CN202080102612.5在审
发明人：山本隆治;中谷公彦;桥本良知;早稻田崇之;出贝求 -专利权人：株式会社国际电气
申请日： 2020-09-10 - 公布日： 2023-03-28 - 主分类号： H01L21/205 文献下载
摘要：本发明提供下述技术，所述技术进行：(a)向在表面露出第1基底和第2基底的衬底供给成膜阻碍气体，在第1基底的表面形成成膜阻碍层的工序；(b)向在第1基底的表面形成成膜阻碍层之后的衬底供给成膜气体，在第2基底的表面上形成膜的工序；和(c)在非等离子体的气氛下，向在第2基底的表面上形成膜之后的衬底供给与成膜阻碍层及膜发生化学反应的不含卤素的物质的工序。
半导体器件制造方法衬底处理装置程序

[发明专利]衬底处理方法、半导体器件的制造方法、衬底处理装置、及程序-CN202210686287.2在审
发明人： 中谷公彦;早稻田崇之;宫田翔马;桥本良知 -专利权人：株式会社国际电气
申请日： 2022-06-16 - 公布日： 2023-03-17 - 主分类号： H01L21/3105 文献下载
摘要：本发明涉及衬底处理方法、半导体器件的制造方法、衬底处理装置及程序。提供能够将热处理后的膜选择性地除去的技术。进行下述工序：(a)通过在第1温度下将衬底暴露于成膜剂，从而在上述衬底上形成膜的工序；(b)在高于上述第1温度的第2温度下对上述膜进行热处理的工序；(c)通过将上述热处理后的上述膜暴露于变质剂，从而使其变质的工序；和(d)通过将上述变质后的上述膜暴露于除去剂，从而将其除去的工序。
衬底处理方法半导体器件制造装置程序

[发明专利]衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质-CN202210487617.5在审
发明人：出贝求;中谷公彦;桥本良知;早稻田崇之 -专利权人：株式会社国际电气
申请日： 2022-05-06 - 公布日： 2023-02-03 - 主分类号： H01L21/02 文献下载
摘要：本发明涉及衬底处理方法、半导体器件的制造方法、衬底处理装置、及记录介质。提供能够在所期望的表面上选择性地形成膜的技术。进行下述工序：(a)向具有第1表面和第2表面的衬底供给含氟气体的工序；(b)向进行了(a)之后的上述衬底供给含氧及氢的气体和催化剂的工序；(c)向进行了(b)之后的上述衬底供给改性剂的工序；和(d)向进行了(c)之后的上述衬底供给成膜剂的工序。
衬底处理方法半导体器件制造装置记录介质

[发明专利]衬底处理方法、衬底处理装置、记录介质及半导体器件的制造方法-CN202210523752.0在审
发明人：川西真登;伊藤匠;中谷公彦 -专利权人：株式会社国际电气
申请日： 2022-05-13 - 公布日： 2022-12-30 - 主分类号： H01L21/306 文献下载
摘要：本发明涉及衬底处理方法、衬底处理装置、记录介质及半导体器件的制造方法。本发明能够提高蚀刻的控制性。其具有：(a)向配置于处理容器内的形成有含第14族元素的膜的衬底，以使得通过与形成于衬底上的膜中所含的第14族元素的反应而产生的反应副产物饱和吸附于衬底的方式供给包含第14族元素的第1气体的工序；(b)在(a)之后供给包含卤素的第2气体的工序；和(c)通过将(a)与(b)交替地重复进行，从而对形成于衬底上的含第14族元素的膜进行蚀刻的工序。
衬底处理方法装置记录介质半导体器件制造

[发明专利]衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质-CN202210132429.0在审
发明人：桥本良知;中谷公彦;早稻田崇之 -专利权人：株式会社国际电气
申请日： 2022-02-14 - 公布日： 2022-10-21 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质。提供提高用膜对凹部内进行填埋时的填埋特性的技术。进行下述工序：(a)向表面设置有下述凹部的衬底供给前体物质，使构成上述前体物质的分子的分子结构的至少一部分吸附于上述凹部的第1材料的表面，在上述第1材料的表面形成成膜抑制层的工序，其中，所述凹部的上表面及侧面由含有第1元素的第1材料构成，所述凹部的底面由含有与上述第1元素不同的第2元素的第2材料构成；和(b)通过向在上述第1材料的表面形成有上述成膜抑制层的上述衬底供给成膜物质，从而使膜在上述凹部的上述第2材料的表面上生长的工序。
衬底处理方法半导体器件制造装置记录介质

[发明专利]半导体装置的制造方法、基板处理方法、基板处理装置及存储介质-CN202111101866.8在审
发明人：宫田翔马;中谷公彦;早稻田崇之;中川崇;出贝求 -专利权人：株式会社国际电气
申请日： 2021-09-18 - 公布日： 2022-04-12 - 主分类号： H01L21/02 文献下载
摘要：本发明提供半导体装置的制造方法、基板处理方法、基板处理装置及存储介质，即提高选择生长的选择性的技术。具有以下工序：(a)对在表面露出了第一基底和第二基底的基板供给第一改性剂及第二改性剂，从而使所述第一基底的表面改性的工序，其中该第一改性剂包含一个以上的直接键合有第一官能团和第二官能团的原子，该第二改性剂包含直接键合有所述第一官能团和所述第二官能团的原子且一个分子中所含的所述第一官能团的数量比所述第一改性剂的一个分子中所含的所述第一官能团的数量少；以及(b)对使所述第一基底的表面进行了改性之后的所述基板供给成膜气体，从而在所述第二基底的表面上形成膜的工序。
半导体装置制造方法处理存储介质

[发明专利]半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质-CN202110716155.5在审
发明人： 中谷公彦;桥本良知 -专利权人：株式会社国际电气
申请日： 2021-06-25 - 公布日： 2022-03-18 - 主分类号： H01L21/02 文献下载
摘要：本申请涉及半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质。提供提高用膜填埋凹部内时的埋入特性的技术。具有：(a)向表面设有凹部的衬底供给前处理气体，从而在凹部内的至少上部形成与成膜阻碍剂的反应性比该成膜阻碍剂与凹部内的表面的反应性高的基底膜的工序；(b)向衬底供给成膜阻碍剂，从而在形成于凹部内的至少上部的基底膜的表面中的与凹部内的上部对应的部分形成成膜阻碍层的工序；和(c)向衬底供给成膜气体，从而以凹部内的未形成成膜阻碍层的部分为起点使膜生长的工序。
半导体器件制造方法衬底处理装置记录介质

1
2
3
下一页»
尾页
共 32 条