[发明专利]半导体装置及其制造方法在审

申请号：	202011055185.8	申请日：	2016-10-27
公开（公告）号：	CN112436014A	公开（公告）日：	2021-03-02
发明（设计）人：	李南宰	申请（专利权）人：	爱思开海力士有限公司
主分类号：	H01L27/11551	分类号：	H01L27/11551;H01L27/11553;H01L27/11565;H01L27/1157;H01L27/11573;H01L27/11578;H01L27/1158;H01L27/11582;H01L29/10
代理公司：	北京路浩知识产权代理有限公司 11002	代理人：	崔龙铉;张澜
地址：	韩国***	国省代码：	暂无信息
权利要求书：	查看更多	说明书：	查看更多
摘要：	本发明公开一种半导体装置，其包括被分别设置成偏置至第一列中的第一沟道层的一侧和第二列中的第一沟道层的一侧的第一列中的第二沟道层和第二列中的第二沟道层。第一列中的第一沟道层的一侧和第二列中的第一沟道层的一侧面向彼此相对的方向。
搜索关键词：	半导体装置及其制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【主权项】：

暂无信息

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。

免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/202011055185.8/，转载请声明来源钻瓜专利网。

上一篇：半导体封装结构及其制造方法
下一篇：一种基于FEC的音频编码方法、装置、设备和介质

同类专利

包括包含触点通孔及导电线的结构的设备和相关方法-202211246360.0
发明人：张晓松;Y·J·胡;D·A·奎利;M·Z·胡斯艾因;M·J·欧文;D·比林斯利;S·拉玛罗杰;R·J·汉森;王淼鑫;K·W·洲 -专利权人：美光科技公司
申请日： 2020-08-13 - 公布日： 2022-12-20 - 主分类号： H01L27/11551
摘要：本申请涉及包括包含触点通孔及导电线的结构的设备和相关方法。所述设备包括结构，所述结构包含上覆于下部绝缘材料的上部绝缘材料、下伏于所述下部绝缘材料的导电元件，及包括金属线及触点的导电材料。所述导电材料从所述上部绝缘材料的上部表面延伸到所述导电元件的上部表面。所述结构还包括邻近所述金属线的衬里材料。在所述触点外部的所述金属线的所述导电材料的最上表面的宽度相对小于所述触点的所述导电材料的最上表面的宽度。

半导体存储器装置及半导体存储器装置的制造方法-202210047812.6
发明人：裵炳郁 -专利权人：爱思开海力士有限公司
申请日： 2022-01-17 - 公布日： 2022-11-25 - 主分类号： H01L27/11551
摘要：本申请涉及半导体存储器装置及半导体存储器装置的制造方法。一种半导体存储器装置包括：位线；公共源极图案，其位于位线上方；沟道层，其与公共源极图案接触，该沟道层朝向位线延伸；填充绝缘层，其设置于位线和公共源极图案之间，该填充绝缘层围绕沟道层的第一部分。该半导体存储器装置还包括栅极层叠结构，其设置于位线和填充绝缘层之间，该栅极层叠结构围绕沟道层的第二部分。该半导体存储器装置还包括：第一蚀刻停止图案，其位于填充绝缘层的侧壁上；第二蚀刻停止图案，其位于第一蚀刻停止图案和填充绝缘层之间；以及存储器图案，其位于栅极层叠结构和沟道层之间。

利用虚设存储块作为池电容器的非易失性存储器件-202110409565.5
发明人：吴振勇 -专利权人：长江存储科技有限责任公司
申请日： 2019-09-03 - 公布日： 2022-11-22 - 主分类号： H01L27/11551
摘要：本发明涉及利用虚设存储块作为池电容器的非易失性存储器件。非易失性存储器件包括分组到页面中的多个存储块，与多个存储块的页面对应的页面缓冲区域；以及用于支持多个存储块的页面的操作的外围电路区域。外围电路区域包括多个池电容器。至少一个存储块是虚设块。虚设块被配置为形成用于抑制功率噪声的补充池电容器。

形成微电子装置的方法以及相关微电子装置和电子系统-202011155149.9
发明人： J·D·霍普金斯;陈洁薇;N·M·洛梅利 -专利权人：美光科技公司
申请日： 2020-10-26 - 公布日： 2022-11-08 - 主分类号： H01L27/11551
摘要：本申请涉及形成微电子装置的方法，并且涉及相关微电子装置和电子系统。一种形成微电子装置的方法包括形成包括绝缘结构和与所述绝缘结构竖直交替的另外的绝缘结构的堆叠结构。孔被形成为在所述堆叠结构内以彼此不同的深度延伸到所述绝缘结构的表面。在所述孔内形成介电内衬结构。在所述孔的未被所述介电内衬结构占据的部分内形成牺牲结构。用加帽结构替换所述牺牲结构的上部部分。用导电材料替换所述绝缘结构的部分和所述牺牲结构的剩余部分。还描述了微电子装置和电子系统。

通孔填充方法以及三维存储器的制备方法-201910792125.5
发明人：吴功莲;蒲浩;李拓 -专利权人：长江存储科技有限责任公司
申请日： 2019-08-26 - 公布日： 2022-11-04 - 主分类号： H01L27/11551
摘要：本发明实施例公开了一种通孔填充方法，包括以下步骤：提供基底结构，所述基底结构包括衬底以及形成在所述衬底上的叠层结构；在所述叠层结构内形成有暴露所述衬底的通孔；在所述通孔内填充牺牲层；所述牺牲层为非晶材料层，在所述非晶材料层内具有掺杂离子。此外，本发明实施例还公开了一种三维存储器的制备方法。

包括包含触点通孔及导电线的结构的设备和相关方法-202010810979.4
发明人：张晓松;Y·J·胡;D·A·奎利;M·Z·胡斯艾因;M·J·欧文;D·比林斯利;S·拉玛罗杰;R·J·汉森;王淼鑫;K·W·洲 -专利权人：美光科技公司
申请日： 2020-08-13 - 公布日： 2022-10-21 - 主分类号： H01L27/11551
摘要：本申请涉及一种包括包含触点通孔及导电线的结构的设备、相关方法及存储器装置。所述设备包括结构，所述结构包含上覆于下部绝缘材料的上部绝缘材料、下伏于所述下部绝缘材料的导电元件，及包括金属线及触点的导电材料。所述导电材料从所述上部绝缘材料的上部表面延伸到所述导电元件的上部表面。所述结构还包括邻近所述金属线的衬里材料。在所述触点外部的所述金属线的所述导电材料的最上表面的宽度相对小于所述触点的所述导电材料的最上表面的宽度。

三维存储器结构及其制备方法-201910966873.0
发明人：左明光;万先进;朱宏斌 -专利权人：长江存储科技有限责任公司
申请日： 2019-10-12 - 公布日： 2022-10-11 - 主分类号： H01L27/11551
摘要：本发明提供一种三维存储器结构及其制备方法，制备方法包括：提供半导体衬底；于半导体衬底上形成叠层结构，于叠层结构中形成沟道孔及栅极隔槽，于半导体衬底内形成源极区域；于栅极隔槽的内壁上形成外层及内芯。本发明将所述栅极隔槽填充为至少包括外层和内芯的结构，可以通过内芯的填充实现器件整体应力、电阻、漏电等情况的改善，在栅极隔槽中制备栅极隔槽腔，缓解器件结构的应力，可以减小器件电阻；将三维存储器的栅极隔槽制备成包括至少两个子栅极隔槽上下连通设置的结构，单个子栅极隔槽的制备易于控制，可以减小其关键尺寸，增加沟道孔与栅极隔槽之间的距离，可以增加后续栅极层的长度，减小栅极层的电阻，提高器件速度，优化器件性能。

存储系统-202110923658.X
发明人：佐贯朋也;吉水康人;中冢圭祐;堀井秀人;前田高志 -专利权人：铠侠股份有限公司
申请日： 2021-08-12 - 公布日： 2022-09-27 - 主分类号： H01L27/11551
摘要：实施方式提供一种大容量、低成本的存储系统。实施方式的存储系统具备：存储单元阵列，其具有多个串联连接多个存储单元而成的串；以及控制器，其进行在所述多个存储单元内的沟道的势阱间转移与应存储或已存储于所述串内的所述多个存储单元的数据相应的电荷的控制。

包括具有三维结构的存储单元阵列的非易失性存储器-201810449868.8
发明人：朴镇泽;朴泳雨 -专利权人：三星电子株式会社
申请日： 2013-12-04 - 公布日： 2022-09-20 - 主分类号： H01L27/11551
摘要：提供了一种非易失性存储器，其包括：在基底上在垂直于基底的方向上交替堆叠的多个沟道层和多个绝缘层，所述多个沟道层中的每一个包括在与基底平行的平面上沿第一方向延伸的多个沟道膜；多个导电材料，其从所述沟道层和所述绝缘层的顶部、在垂直于基底的方向上、通过每个沟道层的沟道膜中的区域延伸直到邻近基底的部分；多个信息存储膜，其在所述沟道层的沟道膜和所述导电材料之间提供；以及多个位线，其分别连接到所述沟道层。其中，所述导电材料、所述信息存储膜以及所述沟道层的沟道膜形成三维存储单元阵列；其中，所述导电材料形成多个组；并且其中，组之间的距离比彼此中导电材料之间的距离更长。

集成电路芯片-202210021634.X
发明人：吴承润;江昱维;赖昇志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2022-01-10 - 公布日： 2022-07-15 - 主分类号： H01L27/11551
摘要：本公开涉及一种包括三维存储器阵列的集成电路芯片。三维存储器阵列包括垂直伸长的第一区域线和第二区域线、在第一区域线和第二区域线之间延伸的第一存储器单元、以及在第一存储器单元正下方的第二存储器单元，第二存储器单元在第一区域线和第二区域线之间延伸，并且与第一存储器单元并联。第一存储器单元耦接至第一字元线，并且第二存储器单元耦接至第二字元线。第一字元线与第二字元线水平伸长。第一全域线设置在第一高度并且水平伸长。第一选择器从第一区域线垂直延伸至第一全域线。

包括栅极的半导体器件-201810784256.4
发明人：具池谋;朴庆晋;朴玄睦;李秉一;李晫;车俊昊 -专利权人：三星电子株式会社
申请日： 2018-07-17 - 公布日： 2022-07-08 - 主分类号： H01L27/11551
摘要：一种半导体器件包括第一栅电极，第一栅电极包括第一下电极、设置在第一下电极之上并包括第一垫区域的第一上电极、以及设置在第一下电极与第一上电极之间的一个或更多个第一中间电极。第二栅电极包括第二下电极、设置在第二下电极之上的第二上电极、以及设置在第二下电极与第二上电极之间的一个或更多个第二中间电极。第二栅电极顺序地堆叠在第一上电极之上，同时暴露第一垫区域。第一下电极在第一方向上比第一上电极更进一步延伸第一长度。第二下电极在第一方向上比第二上电极更进一步延伸不同于第一长度的第二长度。

一种半导体器件-202210276504.0
发明人：陈赫;黄磊 -专利权人：长江存储科技有限责任公司
申请日： 2021-03-26 - 公布日： 2022-06-21 - 主分类号： H01L27/11551
摘要：本发明公开了一种半导体器件，包括阵列器件和将源极层引出的沿第一方向排列的多行源极引出触点。该阵列器件包括多个沟道结构和沿第一方向延伸的多行栅线缝隙，相邻两行栅线缝隙具有第一间距，相邻两行源极引出触点具有第二间距。其中，第二间距等于第一间距，使每个源极引出触点在指存储块中的位置固定，因此每个源极引出触点周围的沟道结构到该源极引出触点的距离固定，从而可以避免沟道结构和源极引出触点间的压降浮动太大，可以使压降控制在较小范围内，以提高器件性能。

半导体装置及其制造方法-201710741007.2
发明人：吉水康人;下城义朗;荒井伸也 -专利权人：铠侠股份有限公司
申请日： 2017-08-25 - 公布日： 2022-06-17 - 主分类号： H01L27/11551
摘要：本公开涉及半导体装置及其制造方法。本发明的实施方式提供能够缩小下层布线宽度的半导体装置及其制造方法。实施方式的半导体装置中，电极层(70)的与过孔(81)的侧面相向的端面(70a)与过孔(81)的侧面之间的、沿着过孔(81)的直径方向的距离(d1)，比绝缘体(72)的与过孔(81)的侧面相向的端面(72a)与过孔(81)的侧面之间的沿着直径方向的距离(d2)大。

半导体存储器装置及半导体装置-201710253929.9
发明人：朴钟国;金泓秀;赵泰根 -专利权人：三星电子株式会社
申请日： 2017-04-18 - 公布日： 2022-05-31 - 主分类号： H01L27/11551
摘要：提供了半导体存储器装置及半导体装置。该半导体存储器装置包括：基底，包括单元区域和连接区域；第一字线堆，包括延伸至连接区域并堆叠在单元区域上的多条第一字线；第二字线堆，包括延伸至连接区域并堆叠在单元区域上的多条第二字线，第二字线堆与第一字线堆相邻；竖直沟道，位于基底的单元区域中，竖直沟道连接至基底并与所述多条第一字线和所述多条第二字线结合；桥接区域，将第一字线堆中的第一字线与第二字线堆中的相应第二字线连接；局部平坦化区域，位于桥接区域下方。

半导体装置及其制造方法-201710623984.2
发明人：李起洪 -专利权人：爱思开海力士有限公司
申请日： 2017-07-27 - 公布日： 2022-04-22 - 主分类号： H01L27/11551
摘要：一种半导体装置及其制造方法。该半导体装置包括：栅极层叠结构，所述栅极层叠结构围绕沟道层；公共源极线，所述公共源极线填充彼此相邻的所述栅极层叠结构之间的分离区域，并且具有包括第一凹部的上表面；以及支撑绝缘层，所述支撑绝缘层填充所述第一凹部，并且具有面向所述沟道层的一部分的侧壁。

半导体器件的制作方法及半导体器件-202110312228.4
发明人：杨永刚;艾义明;徐伟 -专利权人：长江存储科技有限责任公司
申请日： 2021-03-24 - 公布日： 2022-04-15 - 主分类号： H01L27/11551
摘要：本发明公开了一种半导体器件的制作方法及半导体器件。所述半导体器件的制作方法包括：在衬底上形成堆栈层，所述堆栈层包括多个纵向交替堆叠的层间牺牲层和层间绝缘层；形成纵向贯穿所述堆栈层的虚拟沟道孔；对所述虚拟沟道孔的侧壁进行氧化，以形成氧化层；在所述虚拟沟道孔中填充介质层；去除所述层间牺牲层，以在所述堆栈层中形成牺牲间隙；在所述牺牲间隙中形成栅极层。本发明能够提高堆栈层的支撑力，避免在去除层间牺牲层后塌陷。

一种半导体器件-202110323821.9
发明人：陈赫;黄磊 -专利权人：长江存储科技有限责任公司
申请日： 2021-03-26 - 公布日： 2022-04-15 - 主分类号： H01L27/11551
摘要：本发明公开了一种半导体器件，包括阵列器件和将源极层引出的沿第一方向排列的多行源极引出触点。该阵列器件包括多个沟道结构和沿第一方向延伸的多行栅线缝隙，相邻两行栅线缝隙具有第一间距，相邻两行源极引出触点具有第二间距。其中，第二间距等于第一间距，使每个源极引出触点在指存储块中的位置固定，因此每个源极引出触点周围的沟道结构到该源极引出触点的距离固定，从而可以避免沟道结构和源极引出触点间的压降浮动太大，可以使压降控制在较小范围内，以提高器件性能。

半导体器件-201610952076.3
发明人：金森宏治;姜信焕;朴泳雨;朴正勋 -专利权人：三星电子株式会社
申请日： 2016-11-02 - 公布日： 2022-03-01 - 主分类号： H01L27/11551
摘要：半导体器件被提供。半导体器件包括多个栅极电极。半导体器件包括相邻于多个栅极电极的沟道结构。半导体器件包括在沟道结构和多个栅极电极之间的多个电荷存储段。还提供形成半导体器件的方法。

包含浮动通孔的装置以及相关系统和方法-202110917331.1
发明人：李红旗;J·A·库尔特拉;S·S·S·维格昂塔 -专利权人：美光科技公司
申请日： 2021-08-11 - 公布日： 2022-02-22 - 主分类号： H01L27/11551
摘要：本申请涉及包含浮动通孔的装置以及相关系统和方法。一种装置具有位于所述装置的单元层板内的存储器单元。所述装置包含所述单元层板内的功能通孔，以及所述单元层板内的一或多个浮动通孔。所述功能通孔电耦合到所述装置的导电结构，并且所述一或多个浮动通孔具有与所述装置的所述导电结构电隔离的至少一个端部。形成装置的方法可包含在单元层板中形成存储器单元，并且在邻近于所述存储器单元的电介质材料中形成浮动通孔。从所述电介质材料移除上覆掩模材料，并且在移除所述上覆掩模材料期间利用所述浮动通孔保护至少一些存储器单元免受机械损坏。电子系统可包含此类装置。

半导体存储器装置-202110339130.8
发明人：郑承宰;朴光浩;金哉勳 -专利权人：三星电子株式会社
申请日： 2021-03-30 - 公布日： 2022-02-18 - 主分类号： H01L27/11551
摘要：公开了一种半导体存储器装置，所述半导体存储器装置包括：第一半导体图案和第二半导体图案，第二半导体图案与第一半导体图案在竖直方向上分开；第一位线和第二位线，第一位线电连接到第一半导体图案的第一源/漏区，第二位线电连接到第二半导体图案的第一源/漏区；字线结构，与第一半导体图案和第二半导体图案接触；以及第一数据存储元件和第二数据存储元件，第一数据存储元件电连接到第一半导体图案的第二源/漏区，第二数据存储元件电连接到第二半导体图案的第二源/漏区，其中，第一半导体图案和第二半导体图案是单晶的，其中，第一半导体图案的晶体取向不同于第二半导体图案的晶体取向。

存储器器件-201710429963.7
发明人：孙荣晥;张源哲;殷东锡;张在薰 -专利权人：三星电子株式会社
申请日： 2017-06-08 - 公布日： 2022-02-18 - 主分类号： H01L27/11551
摘要：公开了一种存储器器件。该存储器器件包括：栅极结构，包括在衬底的上表面上堆叠的多个栅电极层；多个垂直孔，沿与所述衬底的上表面垂直的方向延伸以穿过所述栅极结构；以及分别在所述多个垂直孔中的多个垂直结构，所述多个垂直结构中的每一个垂直结构包括嵌入式绝缘层以及多个彼此分离的沟道层，所述多个沟道层位于所述嵌入式绝缘层的外部。

半导体装置-201610883987.5
发明人：李雄燮;崔钟允;辛镇铉;李东植 -专利权人：三星电子株式会社
申请日： 2016-10-10 - 公布日： 2022-01-25 - 主分类号： H01L27/11551
摘要：提供了一种半导体装置。所述半导体装置包括：堆叠件，包括交替且重复地堆叠在基底上的绝缘层和栅电极；下半导体图案，从基底沿竖直方向突出到堆叠件中；下半导体图案的上部，具有在远离基底的方向上逐渐减小的宽度；沟道结构，竖直地贯穿堆叠件并连接到下半导体图案；以及绝缘填隙图案，在沟道结构内部，其中，绝缘填隙图案的底表面低于下半导体图案的上部的底。

垂直存储器件-201610971038.2
发明人：崔昌玟;林周永;安洙珍 -专利权人：三星电子株式会社
申请日： 2016-10-28 - 公布日： 2022-01-18 - 主分类号： H01L27/11551
摘要：一种垂直存储器件包括：基板；多个沟道，在基本上垂直于基板的顶表面的第一方向上延伸；多条栅线，围绕沟道当中的预定数量的沟道；多条公共布线，电连接到栅线；以及多条信号布线，经由公共布线电连接到栅线。栅线沿第一方向层叠并彼此间隔开。每条公共布线经由相应的接触电连接到栅线当中的在相同水平的相应栅线。

集成电路装置及其制造方法-201710131027.8
发明人：中岛绅伍 -专利权人：东芝存储器株式会社
申请日： 2017-03-07 - 公布日： 2022-01-14 - 主分类号： H01L27/11551
摘要：本发明涉及集成电路装置及其制造方法。集成电路装置包含：绝缘膜；接触件，其在第一方向上延伸且被提供于所述绝缘膜内；及绝缘部件。所述绝缘部件的组成与所述绝缘膜的组成不同。台面差形成于所述接触件的侧表面中，所述侧表面中除所述台面差外的区域的部分接触所述绝缘膜。所述绝缘部件接触所述台面差。

三维存储器制造方法及三维存储器-202111212226.4
发明人：吴林春;杨永刚;周文犀 -专利权人：长江存储科技有限责任公司
申请日： 2020-03-10 - 公布日： 2022-01-11 - 主分类号： H01L27/11551
摘要：本发明提供一种三维存储器制造方法及三维存储器，该方法包括：提供基底并在基底上形成牺牲层、第一材料层及刻蚀停止层；在刻蚀停止层上形成堆栈结构，且第一材料层、第二材料层及刻蚀停止层的材料不同；形成贯穿堆栈结构的第二结构孔，第二结构孔延伸至刻蚀停止层；去除刻蚀停止层位于第二结构孔底部的部分；形成包括第二结构孔且延伸至基底中的沟道孔；在沟道孔中形成沟道结构。通过在三维存储器的堆栈结构中设置刻蚀停止层，刻蚀停止层可以作为第二结构孔刻蚀的停止层，由于刻蚀停止层在堆栈结构中的位置确定，可使沟道孔的底部可以恰好位于基底中，不会造成打穿基底的情况发生。

半导体装置及其制造方法-201711190519.0
发明人：李南宰 -专利权人：爱思开海力士有限公司
申请日： 2017-11-24 - 公布日： 2022-01-11 - 主分类号： H01L27/11551
摘要：半导体装置及其制造方法。本文提供了一种制造半导体装置的方法。该方法可包括以下步骤：形成包括交替地层叠的至少一个第一材料层和至少一个第二材料层的层叠物；形成暴露所述至少一个第一材料层的第一孔；在各个第一孔中形成蚀刻阻挡图案；形成穿过层叠物的至少一个狭缝；通过所述至少一个狭缝利用至少一个第三材料层替换所述至少一个第一材料层；以及在各个第一孔中形成第一接触插塞，所述第一接触插塞穿过蚀刻阻挡图案并与所述至少一个第三材料层联接。

用于三维NAND非易失性存储器装置的方法和设备-201680053935.3
发明人： J.刘;C.葛;J.阿尔斯梅尔 -专利权人：桑迪士克科技有限责任公司
申请日： 2016-09-12 - 公布日： 2021-12-31 - 主分类号： H01L27/11551
摘要：提供了一种制造单片三维存储器结构的方法。该方法包含在衬底(510)之上形成交替的字线(WLL)和电介质层(DL)的堆叠体，在衬底之上形成源极线(514)，形成延伸穿过交替的字线层和电介质层以及源极线的存储器孔，并且在与存储器孔相邻的衬底上形成机械支撑元件(516a‑c)。

垂直存储器件及其制造方法-201710032615.6
发明人：尹石重;李俊熙;曹盛纯 -专利权人：三星电子株式会社
申请日： 2017-01-16 - 公布日： 2021-12-28 - 主分类号： H01L27/11551
摘要：本发明涉及垂直存储器件及其制造方法。一种垂直存储器件可以包括：多个字线，其在第一方向上间隔开，其每个在垂直于第一方向的第二方向上延伸并且在垂直于第一方向和第二方向的第三方向上具有第一宽度；虚设字线，其在最上字线的上方，包括开口并且具有它的在第三方向上有第一宽度的一部分；第一串选择线(SSL)和第二串选择线(SSL)，其在虚设字线上方，第一SSL和第二SSL沿第一方向在基本相同级处，第一SSL和第二SSL的每个在第三方向上具有比第一宽度更小的第二宽度；以及多个垂直沟道结构，其每个穿过字线、虚设字线以及第一SSL和第二SSL中的一个。

集成电路器件-202110273389.7
发明人：洪智硕;李相昊;朴瑞龙;安志荣;李基硕;李基硕;崔允荣;韩昇煜 -专利权人：三星电子株式会社
申请日： 2021-03-12 - 公布日： 2021-12-24 - 主分类号： H01L27/11551
摘要：一种集成电路器件，包括：衬底，包括多个有源区；位线，在衬底上沿水平方向延伸；直接接触部，连接在从多个有源区中选择的第一有源区与所述位线之间；内部氧化物层，接触直接接触部的侧壁；以及含碳氧化物层，在所述位线的侧壁上沿竖直方向非线性地延伸，含碳氧化物层接触所述位线的侧壁。

一种虚拟沟道孔的制备方法及三维存储器-202110007211.8
发明人：李贝贝;许宗珂;袁彬;王同;张强威 -专利权人：长江存储科技有限责任公司
申请日： 2021-01-05 - 公布日： 2021-12-07 - 主分类号： H01L27/11551
摘要：本发明公开一种虚拟沟道孔的制备方法及三维存储器，所述制备方法包括以下步骤：提供一衬底，所述衬底上设有多个芯片单元，相邻所述芯片单元之间设有切割道区，所述切割道区内设有一图形对准区；间隔不同预设距离刻蚀衬底，在所述图形对准区形成多个开口；移除所述图形对准区表面的顶层叠置层，暴露所述第五叠置层；在所述多个开口及所述第五叠置层表面沉积隔离材料，形成隔离材料层；平坦化处理所述隔离材料层及所述第五叠置层，使剩余所述隔离材料层与所述第四叠置层表面平齐；移除所述第四叠置层，获得多组规则排列的沟槽，用来供所述虚拟沟道孔对准。本发明解决了虚拟沟道孔制备步骤冗长，制造成本高且对准精度差的问题。

专利分类

H 电学

H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的

免登录下载普通用户下载升级VIP会员，免费下载

[发明专利]半导体装置及其制造方法在审

专利文献下载