“J.阿尔斯梅尔”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果35个，建议您升级VIP下载更多相关专利

[发明专利]具有穿过堆叠体的外围接触通孔结构的多层级存储器器件及其制造方法-CN201780004961.1有效
发明人： J.于;Z.卢;小川裕之;D.毛;K.山口;S.T.李;李耀升;J.阿尔斯梅尔 -专利权人：桑迪士克科技有限责任公司
申请日： 2017-02-10 - 公布日： 2023-10-10 - 主分类号： H10B43/50 文献下载
摘要：可以采用最少附加处理步骤形成延伸穿过三维存储器器件的多个层级结构的去往外围器件的接触。可以与形成第一存储器开口同时地形成穿过第一层级结构的第一外围通孔腔。可以与形成牺牲存储器开口填充结构同时地在第一外围通孔腔中形成牺牲通孔填充结构，该牺牲存储器开口填充结构形成在第一存储器开口中。可以与形成字线接触通孔腔同时地形成穿过第二层级结构的第二外围通孔腔，该字线接触通孔腔延伸到第一和第二层级结构中的导电层的顶表面。在移除牺牲通孔填充结构之后，第一和第二外围通孔腔可以填充有导电材料，以与形成字线接触通孔结构同时地形成外围接触通孔结构。
具有穿过堆叠外围接触结构多层存储器器件及其制造方法

[发明专利]用于三维存储器器件中直接源极接触的灯泡形存储器堆叠结构-CN201780062369.7有效
发明人： J.余;K.北村;张彤;C.葛;张艳丽;S.清水;Y.笠木;小川裕之;D.毛;K.山口;J.阿尔斯梅尔;J.凯;K.松本;Y.正森 -专利权人：桑迪士克科技有限责任公司
申请日： 2017-09-07 - 公布日： 2023-08-29 - 主分类号： H10B43/27 文献下载
摘要：掩埋源极层的源极带结构和存储器结构内的半导体沟道之间的接触面积可以通过横向扩展其中形成存储器堆叠结构的源极级体积进行增加。在一个实施方案中，可以在形成绝缘层和牺牲材料层的垂直交替堆叠体之前在源极级存储器开口中形成牺牲半导体基座。存储器开口可以包括通过移除牺牲半导体基座形成的凸出部分。存储器堆叠结构可以形成为在凸出部分中具有较大的侧壁表面积，以提供与源极带结构较大的接触面积。或者，在形成存储器开口期间或之后，可以相对于上部部分选择性地扩展存储器开口的底部部分，以提供凸出部分并增加与源极带结构的接触面积。
用于三维存储器器件直接接触灯泡堆叠结构

[发明专利]含有分开形成的漏极侧选择晶体管的三维存储器器件及其制造方法-CN201780002990.4有效
发明人： Y.水谷;J.卡伊;F.富山;藤野繁大;J.阿尔斯梅尔 -专利权人：桑迪士克科技有限责任公司
申请日： 2017-11-28 - 公布日： 2023-08-25 - 主分类号： H10B43/27 文献下载
摘要：可以穿过绝缘层和间隔体材料层的交替的堆叠体来形成存储器堆叠体结构，该交替的堆叠体形成为电气导电层或者随后以电气导电层替换。存储器堆叠体结构可以形成为具有第一节距的行。附加的绝缘层和至少一个漏极选择级电介质层形成在交替的堆叠体之上。漏极选择级开口以具有更小的第二节距的行的形式形成。至少一个漏极选择级电介质层的部分替换形成了间隔开的电气导电线结构，该电气导电线结构围绕相应的多个漏极选择级开口。漏极选择级沟道部分随后形成在相应的漏极选择级开口中。
含有分开形成漏极侧选择晶体管三维存储器器件及其制造方法

[发明专利]具有连接到位线的接合结构的三维存储器装置及其制造方法-CN201980006544.X有效
发明人：俞继新;T-K.金;J.阿尔斯梅尔;李艳;陈健 -专利权人：桑迪士克科技有限责任公司
申请日： 2019-05-22 - 公布日： 2023-08-25 - 主分类号： H10B43/40 文献下载
摘要：呈存储器裸片形式的三维存储器装置包含位于衬底上方的绝缘层和导电层的交替堆叠，以及延伸穿过所述交替堆叠的存储器堆叠结构，其中所述存储器堆叠结构中的每一个包含存储器膜和接触所述存储器膜的内部侧壁的竖直半导体通道。位线电连接到所述竖直半导体通道中的相应一个的末端部分。凸块连接通孔结构接触所述位线中的相应一个的顶部表面，其中所述凸块连接通孔结构中的每一个沿着所述位线的长度方向比沿着所述位线的宽度方向具有更大的横向尺寸。另一半导体裸片的金属凸块结构接触所述凸块连接通孔结构中的相应者以形成两个裸片之间的相应电连接。
具有连接到位接合结构三维存储器装置及其制造方法

[发明专利]具有自对准漏极侧选择栅极电极的三维存储器器件及其制造方法-CN201780058150.X有效
发明人： J.凯;M.乔杜里;J.刘;J.阿尔斯梅尔 -专利权人：桑迪士克科技有限责任公司
申请日： 2017-08-31 - 公布日： 2023-08-08 - 主分类号： H10B43/10 文献下载
摘要：本发明提供了一种三维存储器器件，所述三维存储器器件包括自对准漏极选择层级电极。存储器堆叠结构延伸穿过绝缘层和间隔物材料层的交替堆叠体。所述存储器堆叠结构中的每一个包括存储器膜和存储器层级沟道部分。漏极选择层级沟道部分形成在相对于下层存储器堆叠结构具有相应横向移位的所述存储器层级沟道部分上方。对于每行漏极选择层级沟道部分，横向移位的所述方向从行到行交替。漏极选择层级栅极电介质和漏极选择层级栅极电极形成在所述漏极选择层级沟道部分上。每个漏极选择层级栅极电极控制两行漏极选择层级沟道部分，并且与相邻漏极选择层级栅极电极横向间隔开。
具有对准漏极侧选择栅极电极三维存储器器件及其制造方法

[发明专利]具有漏极选择级隔离结构的三维存储器器件及其制造方法-CN201780058156.7有效
发明人：张艳丽;J.阿尔斯梅尔;R.马卡拉;S.卡纳卡梅达拉;R.沙朗帕尼;J.凯 -专利权人：桑迪士克科技有限责任公司
申请日： 2017-08-30 - 公布日： 2023-08-04 - 主分类号： H10B43/27 文献下载
摘要：本发明提供了在衬底上方形成的层堆叠体，所述层堆叠体包括绝缘层和牺牲材料层的交替堆叠体。在形成存储器堆叠结构之后，穿过所述层堆叠体形成背侧沟槽。所述牺牲材料层被导电层替换。在形成所述导电层之后，通过所述堆叠体的漏极选择级形成漏极选择级电介质隔离结构。所述漏极选择级电介质隔离结构横向分开导电层的部分，所述导电层的部分用作所述存储器堆叠结构的漏极选择级栅极电极。
具有选择隔离结构三维存储器器件及其制造方法

[发明专利]具有比字线更厚的选择栅极电极的三维存储器器件及其制造方法-CN201780061839.8有效
发明人： K.重村;有吉润一;M.堤;佐野道明;张艳丽;R.马卡拉;J.刘;M.乔杜里;J.阿尔斯梅尔 -专利权人：桑迪士克科技有限责任公司
申请日： 2017-09-05 - 公布日： 2023-06-09 - 主分类号： H10B43/27 文献下载
摘要：本发明提供了一种三维存储器器件，所述三维存储器器件包括位于衬底上的绝缘层和导电层的交替堆叠体，所述交替堆叠体具有存储器阵列区域和包含阶梯表面的接触区域，以及具有半导体沟道和延伸穿过所述交替堆叠体的所述存储器阵列区域的存储器膜的存储器堆叠结构。所述导电层包括漏极选择栅极电极和字线，其中所述漏极选择栅极电极比每个所述字线更厚。
具有字线更厚选择栅极电极三维存储器器件及其制造方法

[发明专利]三维存储装置中的阶梯区域之间的直通存储级通孔结构及其制备方法-CN201780026897.7有效
发明人： Z.卢;J.于;J.阿尔斯梅尔;F.富山;Y.水谷;小川裕之;C.葛;D.毛;张艳丽;A.楚;Y.李 -专利权人：桑迪士克科技有限责任公司
申请日： 2017-02-21 - 公布日： 2023-05-30 - 主分类号： H10B43/23 文献下载
摘要：本发明的下级金属互连结构在其上具有半导体装置的基板上方形成。半导体材料层以及电介质隔层和绝缘层的交替堆叠在所述下级金属互连结构上方形成。存储堆叠结构阵列穿过所述交替堆叠形成。沟槽穿过所述交替堆叠形成，由此使得阶梯区域位于远离距所述沟槽阈值横向距离处，而相邻的阶梯区域在距所述沟槽所述阈值横向距离内形成。所述沟槽近侧的所述电介质隔层的部分被导电层替换，而所述交替堆叠的保留部分存在于所述阶梯区域中。至少一个直通存储级通孔结构可以穿过所述电介质隔层的所述保留部分和所述绝缘层形成，以提供穿过存储级组件的竖直导电路径。
三维存储装置中的阶梯区域之间直通级通孔结构及其制备方法

[发明专利]含有离散的硅氮化物电荷储存区域的三维存储器器件-CN201680076407.X有效
发明人： J.于;Z.卢;D.毛;张艳丽;A.塞罗夫;C.葛;J.阿尔斯梅尔 -专利权人：桑迪士克科技有限责任公司
申请日： 2016-12-20 - 公布日： 2023-04-25 - 主分类号： H10B43/35 文献下载
摘要：可以在绝缘层和导电层的交替堆叠体中的导电层的每级处形成离散的硅氮化物部分。离散的硅氮化物部分可以用作电荷俘获材料部分，其每一个由前侧上的隧穿电介质部分以及背侧上的阻挡电介质部分横向地接触。隧穿电介质部分可以形成为离散的材料部分或隧穿电介质层内的部分。阻挡电介质部分可以形成为离散的材料部分或阻挡电介质层内的多个部分。可以通过沉积电荷俘获材料层并且在绝缘层的级处选择性地移除电荷俘获材料层的部分来形成离散的硅氮化物部分。可以采用各种方案来单体化电荷俘获材料层。
含有离散氮化物电荷储存区域三维存储器器件

[发明专利]具有含套环部分的接合电极的存储器器件及其制造方法-CN201680054810.2有效
发明人：张艳丽;R.S.马卡拉;J.刘;M.乔杜里;李耀升;J.阿尔斯梅尔 -专利权人：桑迪士克科技有限责任公司
申请日： 2016-08-17 - 公布日： 2023-04-04 - 主分类号： H10B41/27 文献下载
摘要：包括多个堆叠结构的三维存储器器件可以形成有接合区域电极，该接合区域电极是形成在位于靠近上堆叠结构与下堆叠结构之间的接口的接合区域处的电极。通过多个堆叠结构形成存储器堆叠结构。接合区域电极横向地环绕与不同的堆叠结构之间邻近的接口的存储器堆叠结构的一部分。接合区域电极包括具有厚度的层部分、和横向地环绕存储器堆叠结构并且具有比层部分的厚度大的垂直长度的套环部分。套环部分相对于层部分的垂直长度的增加的垂直长度提供对在位于靠近不同的堆叠结构之间的接口的存储器堆叠结构中的半导体沟道的一部分的增强的控制。
具有含套环部分接合电极存储器器件及其制造方法

[发明专利]半导体结构和三维NAND存储器器件-CN202210904177.9在审
发明人： F.富山;Y.水谷;小川裕之;Y.降幡;J.于;J.卡伊;J.刘;J.阿尔斯梅尔 -专利权人：桑迪士克科技有限责任公司
申请日： 2016-09-27 - 公布日： 2022-11-18 - 主分类号： H01L23/538 文献下载
摘要：公开了一种半导体结构，包括：存储器层级组件，位于半导体衬底之上且包含至少一个交替堆叠体和存储器堆叠体结构；多个横向伸长的接触通孔结构，垂直延伸穿过所述存储器层级组件，沿着第一水平方向横向延伸，并且将所述至少一个交替堆叠体横向分为横向间隔开的多个块，包括一组三个相邻块，依次包含沿着垂直于所述第一水平方向的第二水平方向布置的第一块、第二块和第三块；贯穿存储器层级通孔区域，位于相邻于所述第二块的纵向端部且在所述第一块的阶梯区域与所述第三块的阶梯区域之间，其中所述贯穿存储器层级通孔区域包括嵌入在电介质填充材料部分中的垂直延伸的贯穿存储器层级通孔结构；以及字线开关器件。还公开了一种三维NAND存储器器件。
半导体结构三维 nand 存储器器件

[发明专利]半导体结构及其形成方法-CN202210904597.7在审
发明人： F.富山;Y.水谷;小川裕之;Y.降幡;J.于;J.卡伊;J.刘;J.阿尔斯梅尔 -专利权人：桑迪士克科技有限责任公司
申请日： 2016-09-27 - 公布日： 2022-11-18 - 主分类号： H01L23/538 文献下载
摘要：公开了一种半导体结构，包括：存储器层级组件，位于半导体衬底之上且包括导电层和绝缘层的第一部分的至少一个第一交替堆叠体，并且还包括垂直延伸穿过至少一个第一交替堆叠体的存储器堆叠体结构，其中存储器堆叠体结构中的每一个包括存储器膜和垂直半导体沟道，其中导电层包括用于存储器堆叠体结构的字线；绝缘深沟沟槽结构，垂直延伸穿过存储器层级组件并限定贯穿存储器层级通孔区域的与至少一个第一交替堆叠体横向间隔的区域；至少一个第二交替堆叠体，位于贯穿存储器层级通孔区域；以及贯穿存储器层级通孔结构。还公开了形成半导体结构的方法。
半导体结构及其形成方法

[发明专利]半导体结构和三维NAND存储器器件-CN202210904642.9在审
发明人： F.富山;Y.水谷;小川裕之;Y.降幡;J.于;J.卡伊;J.刘;J.阿尔斯梅尔 -专利权人：桑迪士克科技有限责任公司
申请日： 2016-09-27 - 公布日： 2022-11-18 - 主分类号： H01L23/538 文献下载
摘要：公开了一种半导体结构，包括：存储器层级组件，位于半导体衬底之上且包含至少一个交替堆叠体和垂直延伸穿过至少一个交替堆叠体的存储器堆叠体结构；多个横向伸长的接触通孔结构，垂直延伸穿过存储器层级组件，沿着第一水平方向横向延伸，并将至少一个交替堆叠体横向分为横向间隔开的多个块，包括一组三个相邻块，包含沿着垂直于第一水平方向的第二水平方向布置的第一块、第二块和第三块，并且其中第一子组的存储器堆叠体结构延伸穿过第一块，第二子组的存储器堆叠体结构延伸穿过第二块，并且第三子组的存储器堆叠体结构延伸穿过第三块；以及贯穿存储器层级通孔区域。还公开了一种三维NAND存储器器件。
半导体结构三维 nand 存储器器件

[发明专利]形成半导体结构的方法-CN202210904643.3在审
发明人： F.富山;Y.水谷;小川裕之;Y.降幡;J.于;J.卡伊;J.刘;J.阿尔斯梅尔 -专利权人：桑迪士克科技有限责任公司
申请日： 2016-09-27 - 公布日： 2022-11-18 - 主分类号： H01L21/768 文献下载
摘要：公开了一种形成半导体器件的方法，包括：在半导体衬底之上形成绝缘层和牺牲材料层的至少一个处理中交替堆叠体；形成深沟沟槽；在深沟沟槽的侧壁上形成图案化的绝缘衬垫层；在贯穿存储器层级通孔区域中形成至少一个贯穿存储器层级开口；形成后侧凹部；形成至少一个交替堆叠体；形成位于半导体衬底之上的存储器层级组件；形成穿过存储器层级组件的多个横向伸长的接触通孔结构；以及在块中的贯穿存储器层级通孔区域中形成至少一个贯穿存储器层级通孔结构。
形成半导体结构方法

[发明专利]对每个存储器块中的多个NAND串具有公共位线的三维NAND存储器器件-CN201780005180.4有效
发明人： M.乔杜里;J.刘;张艳丽;A.林;R.S.马卡拉;J.阿尔斯梅尔 -专利权人：桑迪士克科技有限责任公司
申请日： 2017-01-19 - 公布日： 2022-10-14 - 主分类号： H01L27/11582 文献下载
摘要：通过提供漏极选择晶体管的两个对，两个垂直NAND串可以共享公共位线。含有漏极选择晶体管的邻接对的每个垂直NAND串的沟道并入到相应的垂直半导体沟道中，其邻接于连接到公共位线的相应的漏极区域。漏极选择晶体管在每个级别处具有不匹配的阈值电压，使得每个垂直NAND串包括相应的漏极选择晶体管比相同级别处的其他垂直NAND串的副本漏极选择晶体管具有更高的阈值电压的级别。通过导通四个漏极选择晶体管之中的三个漏极选择晶体管，可以仅激活一个垂直NAND串，而将公共位线偏置在适当的偏置电压处。可以仅在激活的NAND串上进行编程操作或读取操作。
每个存储器中的 nand 具有公共三维器件

1
2
3
下一页»
尾页
共 35 条