[发明专利]半导体结构在审
| 申请号： | 201810488000.9 | 申请日： | 2018-05-21 |
| 公开（公告）号： | CN110224018A | 公开（公告）日： | 2019-09-10 |
| 发明（设计）人： | 郑宇彣;卢炜业;王毓萱;李弘贸;蔡彦明;陈泓旭;林威戎;张志维;蔡明兴;林圣轩;郑雅忆;林正堂 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L29/08 | 分类号： | H01L29/08;H01L29/417;H01L29/78 |
| 代理公司： | 隆天知识产权代理有限公司 72003 | 代理人： | 张福根;冯志云 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开一种半导体结构。在一实施例中，结构包括具有源极/漏极区的主动区于基板上；介电层，位于主动区上并具有对准源极/漏极区的侧壁的侧壁；以及导电结构，沿着介电层的侧壁至源极/漏极区。源极/漏极区具有侧壁与自源极/漏极区的侧壁横向延伸的横向表面，且源极/漏极区还包含自源极/漏极区的侧壁横向延伸至源极/漏极区中的氮化区。导电结构包含沿着源极/漏极区的横向表面并沿着源极/漏极区的侧壁的至少一部分的硅化物区。 | ||
| 搜索关键词： | 源极/漏极区 侧壁 半导体结构 导电结构 横向表面 横向延伸 介电层 漏极区 主动区 自源 氮化 硅化物区 基板 对准 | ||
【主权项】：
1.一种半导体结构，其特征在于，包括：一主动区，位于一基板上，所述主动区包括一源极/漏极区，所述源极/漏极区具有一侧壁与自所述源极/漏极区的所述侧壁横向延伸的一横向表面，所述源极/漏极区还包含自所述源极/漏极区的所述侧壁横向延伸至所述源极/漏极区中的一氮化区；一介电层，位于所述主动区上并具有对准所述源极/漏极区的所述侧壁的一侧壁；以及一导电结构，沿着所述介电层的所述侧壁至所述源极/漏极区设置，所述导电结构包含一硅化物区，且所述硅化物区沿着所述源极/漏极区的所述横向表面并沿着所述源极/漏极区的所述侧壁的至少一部分。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810488000.9/，转载请声明来源钻瓜专利网。
- 上一篇：超结器件结构及其制备方法
- 下一篇：一种半导体器件及其制造方法
- 同类专利
- 半导体器件-201510263945.7
- 松浦仁 - 瑞萨电子株式会社
- 2015-05-21 - 2019-11-12 - H01L29/08
- 本发明提供一种半导体器件，抑制IE型沟槽栅IGBT的伴随单元收缩产生的栅极电容的增加，防止开关损失的劣化。单元形成区域由线状有源单元区域(LCa)、线状空穴集电极单元区域(LCc)以及它们之间的线状无源单元区域(LCi)构成。而且，使夹持线状空穴集电极单元区域(LCc)的两侧而形成并与发射极电极(EE)电连接的第三及第四线状沟槽栅电极(TG3、TG4)的上表面，比夹持线状有源单元区域(LCa)的两侧而形成并与栅电极电连接的第一及第二线状沟槽栅电极(TG1、TG2)的上表面低。
- 具有沟槽栅的III族氮化物晶体管-201680011424.5
- 储荣明 - HRL实验室有限责任公司
- 2016-04-14 - 2019-11-12 - H01L29/08
- 一种晶体管，包括III族氮化物半导体层的叠层，所述叠层具有正面和背面，源极与所述叠层的正面接触，漏极与所述叠层的背面接触，沟槽贯穿所述叠层的一部分，所述沟槽具有侧壁，栅极结构在所述沟槽中形成，包括在所述沟槽的侧壁上形成的AlN层，绝缘覆盖层在所述AlN层上形成，以及栅电极在所述绝缘覆盖层上形成并且覆盖所述沟槽的侧壁。
- 具有高阻断电压与高电压冲击耐受力的GCT芯片-201822218487.7
- 刘佳鹏;曾嵘;周文鹏;赵彪;余占清;陈政宇 - 清华大学
- 2018-12-27 - 2019-10-29 - H01L29/08
- 本实用新型提供一种具有高阻断电压与高电压冲击耐受力的GCT芯片，所述芯片从阴极到阳极依次设有：n+发射极或阴极发射极、p基区、n基区、n+缓冲层、p+发射极或阳极发射极，p基区表面上设有门极，所述芯片具备以下一种或多种优化结构：短路阳极结构、P基区表面局部制作的p+区域、少数载流子寿命为10us以内的芯片体内局部区域。所述GCT芯片使得系统在上电过程中不再需要额外的辅助设备，从而保证了集成门极换流晶闸管器件的正常工作，降低了系统复杂度和成本，提升了其可靠性。
- 一种薄膜晶体管及显示面板-201910661378.9
- 李文英 - 深圳市华星光电半导体显示技术有限公司
- 2019-07-22 - 2019-10-25 - H01L29/08
- 本发明提供一种薄膜晶体管，其包括栅极、有源层、源极和漏极，其中，源极包括两个相对设置的第一侧部和第二侧部，两者的向上的第一端通过一个弧形的连接部连接，两者向下的第二端之间形成开口，所述漏极包括一竖向部，所述竖向部的向上的第一端指向所述连接部的中心，所述竖向部向下的第二端则延伸出所述开口外；其中所述第一侧部或所述第二侧部采用弧形形状。本发明的优点在于提供一种薄膜晶体管，通过增加源极中相互对称的半圆结构增加了薄膜晶体管的有效宽度，从而实现最大化的开态电流，提高薄膜晶体管的开态电流，使薄膜晶体管的驱动能力变强，达到显示面板所需要的驱动电压或者电流。
- 一种源漏阻变式H形栅控双向开关晶体管及其制造方法-201711050839.6
- 靳晓诗;高云翔;刘溪 - 沈阳工业大学
- 2017-10-31 - 2019-10-15 - H01L29/08
- 本发明涉及一种源漏阻变式H形栅控双向开关晶体管及其制造方法，本发明所述器件具有H形栅电极和左右对称的结构特征，具有较强的栅极控制能力并且可以通过调节源漏可互换电极电压控制金属源漏可互换区作为源区或漏区，改变隧穿电流方向。本发明具有低静态功耗和反向泄漏电流、较强的栅极控制能力、低亚阈值摆幅和可实现双向开关功能的优点。对比于普通MOSFETs型器件，利用隧穿效应实现更优秀的开关特性；对比于普通的隧穿场效应晶体管，对比于肖特基势垒晶体管，具有更好的开关特性，本发明在源漏区无需进行掺杂，肖特基势垒易于形成，H形栅电极可对源漏区进行更好的控制，因此适合推广应用。
- 具有隔离阴极结构的集成门极换流晶闸管-201822228139.8
- 曾嵘;刘佳鹏;周文鹏;赵彪;余占清;陈政宇 - 清华大学
- 2018-12-27 - 2019-10-01 - H01L29/08
- 本实用新型提供了一种具有隔离阴极结构的集成门极换流晶闸管，依次包括p基区、n基区、n+缓冲层、p+发射极，还包括设于p+发射极的阳极、设于p基区上的门极、设于p基区上的n+发射极梳条和设于n+发射极梳条上的阴极，该集成门极换流晶闸管在芯片层面具有区域隔离的阴极结构，进一步具有与之配套的封装和门极驱动电路，抑制安全工作区域边界附近不同阴极区域间的电流汇聚效应，拓展器件的安全工作区域。本实用新型还提供一种集成门极换流晶闸管的制备方法。
- 半导体结构-201810488000.9
- 郑宇彣;卢炜业;王毓萱;李弘贸;蔡彦明;陈泓旭;林威戎;张志维;蔡明兴;林圣轩;郑雅忆;林正堂 - 台湾积体电路制造股份有限公司
- 2018-05-21 - 2019-09-10 - H01L29/08
- 公开一种半导体结构。在一实施例中，结构包括具有源极/漏极区的主动区于基板上；介电层，位于主动区上并具有对准源极/漏极区的侧壁的侧壁；以及导电结构，沿着介电层的侧壁至源极/漏极区。源极/漏极区具有侧壁与自源极/漏极区的侧壁横向延伸的横向表面，且源极/漏极区还包含自源极/漏极区的侧壁横向延伸至源极/漏极区中的氮化区。导电结构包含沿着源极/漏极区的横向表面并沿着源极/漏极区的侧壁的至少一部分的硅化物区。
- 一种垂直结构的氮化镓异质结HEMT-201611128018.5
- 周炳 - 宁波海特创电控有限公司
- 2016-12-09 - 2019-08-02 - H01L29/08
- 本发明公开了一种垂直结构的氮化镓异质结HEMT，其包括从下至上依序设置的Si衬底层、N型重掺杂的GaN层、N型掺杂的N‑GaN层、介质钝化层和欧姆金属电极，N型掺杂的N‑GaN层刻蚀有GaN沟槽，GaN沟槽内生长AlGaN层，AlGaN层上刻蚀有AlGaN沟槽，AlGaN沟槽内从下至上依序生长未掺杂的i‑GaN层、P型轻掺杂的P‑GaN层和重掺杂的多晶硅层；欧姆金属电极包括源极、漏极和栅极，源极和栅极同在器件的正面，并以介质钝化层隔开，漏极在器件背面。本发明通过AlGaN层和N‑GaN层形成二维电子气，二维电子气通过源/漏极垂直传输，P‑GaN层和N‑GaN层形成PN结。
- 势垒金属结构及势垒金属结构的制造方法-201711451462.5
- 朱家从;甘新慧;蒋正勇;张伟民;杨万青;齐从明 - 无锡华润微电子有限公司
- 2017-12-27 - 2019-07-05 - H01L29/08
- 本发明涉及一种势垒金属结构及势垒金属结构的制造方法，包括：第一金属钛层，设于所述衬底上；金属氮化钛层，设于所述第一金属钛层上；第二金属钛层，设于所述金属氮化钛层上；铝金属层，设于所述第二金属钛层上。上述势垒金属结构，由于在金属氮化钛层和铝金属层之间设有第二金属钛层，可阻止铝金属层和金属氮化钛层在常温下反应生成氮化铝(AlN)，采用湿法腐蚀时，能有效稳定金属氮化钛层的腐蚀速率，保证金属氮化钛层能被完全腐蚀掉，保证了SiC JBS器件最终的性能；该势垒金属结构支持使用湿法腐蚀，可有效解决干法刻蚀过程中带来的过刻和刻蚀完成后金属侧壁形貌较为陡直，不利于后续的钝化层覆盖的问题。
- 带有分段集电极的内部堆叠的NPN-201811492073.1
- H·L·爱德华兹;A·A·塞尔曼 - 德克萨斯仪器股份有限公司
- 2018-12-07 - 2019-06-25 - H01L29/08
- 本申请公开带有分段集电极的内部堆叠的NPN。集成电路(100)包括堆叠的NPN(104)，其具有连接到下部NPN(108)的上部NPN(106)。上部NPN(106)包括上部集电极(110)、上部基极(112)和上部发射极(114)。下部NPN(108)包括下部集电极(116)、下部基极(118)和下部发射极(120)。上部集电极(110)包括在下部发射极(120)的相对侧上的集电极段(122)、(124)。集电极段(122)、(124)由集电极分隔器(126)、(132)横向分隔，集电极分隔器(126)、(132)与集电极段(126)、(132)中的定向方向(128)对齐。上部集电极(110)不具有与定向方向(128)交叉的集电极分隔器。
- 具有异质结结构的穿隧薄膜晶体管-201680007675.6
- 野村见次;约翰·贤哲·洪 - 追踪有限公司
- 2016-01-29 - 2019-06-25 - H01L29/08
- 本发明提供一种包含p‑n异质结结构的薄膜晶体管TFT。p‑n异质结结构可包含窄带隙材料与宽带隙材料之间的结。可为氧化物、氮化物、硒化物或硫化物的所述窄带隙材料为所述TFT的有源沟道材料，且可提供相对较高的载流子迁移率。所述异质结结构促进能带间穿隧及TFT断开电流的抑制。在各种实施方案中，所述TFT可形成于柔性衬底上且具有低温处理能力。
- 冷源结构MOS晶体管及其制作方法-201910133218.7
- 甘维卓;张永奎;李俊杰;吴振华;郭鸿;殷华湘;朱慧珑;王文武 - 中国科学院微电子研究所
- 2019-02-22 - 2019-06-21 - H01L29/08
- 本发明提供了一种冷源结构MOS晶体管及其制作方法。该冷源结构MOS晶体管包括：衬底；冷源结构，包括沿远离衬底方向顺序层叠的第一源区、金属接触层和第二源区；漏区，设置于冷源结构远离衬底的一侧，漏区和第二源区的掺杂类型与第一源区的掺杂类型相反；纳米线结构，设置于冷源结构与漏区之间，且分别与冷源结构和漏区连接；栅极结构，至少部分栅极结构环绕纳米线结构设置。上述冷源结构为N++掺杂半导体+金属+P++掺杂半导体的三明治结构，或P++掺杂半导体+金属+N++掺杂半导体的三明治结构，使冷源结构MOS晶体管能够具有较高的开关比(Ion/Ioff)和亚阈值摆幅(SS)，开关比能够达到108。
- 半导体器件及其制造方法-201610034267.1
- E·莱奥班顿 - 国际商业机器公司
- 2016-01-19 - 2019-06-04 - H01L29/08
- 本发明涉及半导体器件及其制造方法。本发明的实施例包括用于制造半导体器件和产生的结构的方法。该方法包括提供衬底。该方法包括在衬底上形成鳍片。该方法包括在鳍片和衬底上形成虚拟栅极。该方法包括蚀刻没有位于虚拟栅极下方的鳍片的部分。该方法包括在鳍片的暴露侧面上外延形成掺杂的源极和漏极区域。该方法包括在虚拟栅极的暴露侧面上形成绝缘间隔物。该方法包括形成与掺杂的源极和漏极区域邻近的一个或多个金属区域。
- 一种晶体管-201821312696.1
- 梅小杰;李龙;杨东;邹荣涛;杜永琴 - 深圳市金誉半导体有限公司
- 2018-08-15 - 2019-05-24 - H01L29/08
- 本实用新型涉及一种晶体管，所述晶体管包括：第一导电类型的衬底；第二导电类型的外延层，生长在所述衬底上方；第二导电类型的发射区，所述发射区贯穿所述外延层与所述衬底连接，所述发射区在平行于所述衬底表面的方向上以非直线的形状延伸；及第一导电类型的基区，所述基区贯穿所述外延层与所述衬底连接，且所述基区位于所述发射区的一侧并沿着所述发射区在平行于所述衬底表面的方向上以非直线的形状延伸。上述晶体管成本低，且放大系数高。
- 半导体装置内的源极/漏极结构的制造方法-201810895615.3
- 马汀·克里斯多福·荷兰;布莱戴恩·杜瑞兹 - 台湾积体电路制造股份有限公司
- 2018-08-08 - 2019-05-21 - H01L29/08
- 一种半导体装置内的源极/漏极结构的制造方法，该制造方法包含：形成一界面磊晶层在一第一半导体层上，其中该第一半导体层是设置在一基材上；形成一第二半导体层在该界面磊晶层上；以及形成一导电层在该第二半导体层上。
- 具有高阻断电压与高电压冲击耐受力的GCT芯片-201811613530.8
- 刘佳鹏;曾嵘;周文鹏;赵彪;余占清;陈政宇 - 清华大学
- 2018-12-27 - 2019-04-26 - H01L29/08
- 本发明提供一种具备高阻断电压与高电压冲击(dV/dt)耐受能力的门极换流晶闸管芯片，所述芯片从阴极到阳极依次设有：n+发射极或阴极发射极、p基区、n基区、n+缓冲层、p+发射极或阳极发射极，p基区表面上设有门极，所述芯片具备以下一种或多种优化结构：短路阳极结构、P基区表面局部制作的p+区域、少数载流子寿命为10us以内的芯片体内局部区域。所述门极换流晶闸管芯片使得系统在上电过程中不再需要额外的辅助设备，从而保证了集成门极换流晶闸管器件的正常工作，降低了系统复杂度和成本，提升了其可靠性。
- 具有隔离阴极结构的集成门极换流晶闸管及其制造方法-201811615517.6
- 曾嵘;刘佳鹏;周文鹏;赵彪;余占清;陈政宇 - 清华大学
- 2018-12-27 - 2019-04-26 - H01L29/08
- 本发明提供了一种集成门极换流晶闸管，依次包括p基区、n基区、n+缓冲层、p+发射极，还包括设于p+发射极的阳极、设于p基区上的门极、设于p基区上的n+发射极梳条和设于n+发射极梳条上的阴极，该集成门极换流晶闸管在芯片层面具有区域隔离的阴极结构，进一步具有与之配套的封装和门极驱动电路，抑制安全工作区域边界附近不同阴极区域间的电流汇聚效应，拓展器件的安全工作区域。本发明还提供一种集成门极换流晶闸管的制备方法。
- 嵌入式锗硅结构及其制造方法-201811557700.5
- 颜强;黄秋铭;谭俊 - 上海华力集成电路制造有限公司
- 2018-12-19 - 2019-04-16 - H01L29/08
- 本发明公开了一种用于半导体器件源漏极的嵌入式锗硅结构，包括：半导体基体上的栅极，栅极上的掩模层，两栅极之间的半导体基体上形成有沟槽，沟槽内壁形成有第一种子层，沟槽内的第一种子层和半导体基体上形成有第二种子层，第二种子层上形成有主体层，主体层形成有盖帽层。本发明能提高器件关断电流Iboff，提升器件性能。
- 一种集成LDMOS的JFET器件-201821429918.8
- 范捷;万立宏;王绍荣 - 江苏丽隽功率半导体有限公司
- 2018-08-31 - 2019-04-09 - H01L29/08
- 本实用新型公开了一种集成LDMOS的JFET器件，涉及半导体技术领域，该JFET器件中LDMOS和JFET共用的漂移区形成于P型衬底中的N型深阱中，LDMOS和JFET共用的漏区由N型深阱表面的N型重掺杂区形成，LDMOS的沟道区形成于N型深阱中的P型阱区中、源区和体区分别由该P型阱区表面的两个重掺杂区形成；JFET的沟道区形成于P型衬底中的P型阱区中、源区和体区分别由N型深阱和该P型阱区表面的两个重掺杂区形成；本申请将超高压LDMOS直接集成到了超高压JFET当中，通过两种晶体管的集成，总面积相比较两种晶体管的面积和大幅减小，提高了芯片集成度，降低了电路设计难度和制造成本，两种晶体管的融合还能够提升器件之间的兼容性，提升芯片的可靠性。
- 一种外延沟道超结VDMOS器件-201821429914.X
- 范捷;万立宏;王绍荣 - 江苏丽隽功率半导体有限公司
- 2018-08-31 - 2019-03-29 - H01L29/08
- 本实用新型公开了一种外延沟道超结VDMOS器件，涉及半导体技术领域，该VDMOS器件的第一外延层上的第一沟槽和第二沟槽采用深沟槽填充的方式形成为P/N结超结结构，第二沟槽上部选择性注入形成有重掺杂区，重掺杂区保证了器件的击穿电压，沟道位于第四外延层内，导致沟道漏电和迁移率低的问题，二次外延后再刻蚀第三沟槽填充第五外延层，降低JFET区电阻，进一步提升器件的导通性能，使得该外延沟道超结VDMOS器件的导通电阻更低、同时器件的击穿电压更高，可以实现导通电阻和击穿电压这两个参数的同时优化。
- 高压器件与半导体器件-201821489505.9
- 许文山;孙超;田武 - 长江存储科技有限责任公司
- 2018-09-12 - 2019-03-26 - H01L29/08
- 本申请公开了一种高压器件与半导体器件，该高压器件半导体衬底；氧化层；栅极，位于氧化层上；以及源区与漏区，位于半导体衬底中，并分别位于栅极两侧，其中，漏区的掺杂深度由漏区的中心向边缘递减。通过掺杂深度由中心向边缘递减的漏区，减小了漏区边缘的电场，从而提高了器件的耐高电压性能。
- 电子器件及其形成方法-201810749274.9
- 皮特·莫昂;P·范米尔贝克;G·H·罗切尔特;小J·M·帕西 - 半导体元件工业有限责任公司
- 2018-07-10 - 2019-02-26 - H01L29/08
- 本发明公开了电子器件及其形成方法。电子器件可包括晶体管结构。在一个实施方案中，所述晶体管结构可包括沟道区域和包括不同半导体基底材料的漂移结构。在另一个实施方案中，所述晶体管结构可包括源极区域和包括第一区域的漏极结构，其中所述源极区域和所述第一区域包括不同的半导体基底材料并且具有相同的导电类型。在另一个方面，形成电子器件的方法可包括形成半导体层；形成本体区域；图案化所述本体区域和所述半导体层以限定具有侧壁的沟槽；沿所述沟槽的所述侧壁形成漏极结构的第一区域，其中所述第一区域和所述本体区域包括不同的半导体基底材料和不同的导电类型。
- 一种三极管及其制作方法-201811126493.8
- 不公告发明人 - 盛世瑶兰（深圳）科技有限公司
- 2018-09-26 - 2019-02-19 - H01L29/08
- 本发明涉及一种三极管及其制作方法，所述方法包括：提供第一导电类型的衬底，在所述衬底上表面生长第一介质层；在所述第一介质层上表面生长第二介质层；形成依次贯穿所述第一介质层及所述第二介质层进入所述衬底的第一沟槽；在所述衬底区域形成包围所述第一沟槽的第二导电类型的基区；形成依次贯穿所述第一介质层及所述第二介质层进入所述衬底的第二沟槽；在所述衬底内形成分别包围所述第一沟槽及所述第二沟槽的第二导电类型的发射区及第二导电类型的集电极接触区，所述发射区形成于所述基区内并包围所述第一沟槽；去除所述第二介质层；在所述第一沟槽及所述第二沟槽内分别形成第一金属塞及第二金属塞；形成发射极、集电极及基极。
- 一种铟镓磷异质结双极型晶体管及其制造方法-201610253781.4
- 汪耀祖 - 杭州立昂东芯微电子有限公司
- 2016-04-22 - 2019-02-12 - H01L29/08
- 本发明公开了一种铟镓磷异质结双极型晶体管及其制造方法。铟镓磷异质结双极型晶体管从下至上依次包括衬底、重掺杂次集电极区层、重掺杂铟镓磷蚀刻终止层、轻掺杂集电区层、基区层、轻掺杂铟镓磷发射区层和重掺杂发射帽层。本发明能够有效提高异质结双极型晶体管的线性度和可靠性。
- 半导体器件-201820419802.X
- 王昊;陈洪雷;闻永祥 - 杭州士兰集成电路有限公司
- 2018-03-27 - 2019-01-25 - H01L29/08
- 本申请公开了一种半导体器件。该半导体器件包括：衬底；栅叠层，位于所述衬底上方；停止层，共形地覆盖所述栅叠层；位于所述半导体衬底中的轻掺杂漏区、源漏区，其中，所述轻掺杂漏区位于所述栅叠层和所述漏区之间，并且所述轻掺杂漏区的掺杂浓度小于所述漏区的掺杂浓度。形成该半导体器件的方法采用同一个光致抗蚀剂掩模，采用牺牲侧墙作为附加的硬掩模形成源漏区，在去除牺牲侧墙之后形成轻掺杂漏区，从而减少光致抗蚀掩模的数量以及降低制造成本。
- 晶体管及其形成方法-201710439996.X
- 姚陆军 - 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
- 2017-06-12 - 2018-12-18 - H01L29/08
- 本发明提供了一种晶体管及其形成方法，对于有源区边缘的第一盖帽层，即靠近隔离区的栅极结构一侧的第一盖帽层，形成之后还进行了优化处理，使得所述第一盖帽层靠近所述隔离结构的一端的厚度大于或等于另一端的厚度，由此提高了所述第一盖帽层的质量，避免在后续工艺中，发生第一盖帽层击穿的现象而形成高接触电阻及高漏电流，使得形成的有源区边缘的晶体管能够达到理想的器件性能，即提高了晶体管的质量。
- 用于制造绝缘栅双极晶体管的方法-201480018670.4
- M·拉希莫;M·安登纳 - ABB瑞士股份有限公司
- 2014-03-28 - 2018-12-07 - H01L29/08
- 提供一种用于制造绝缘栅双极晶体管(10)的方法，其包括在发射极侧(65)与集电极侧(45)之间的第一导电类型的漂移层(3)，其中栅电极(7)和发射极电极(8)布置在发射极侧(65)，而集电极侧与发射极侧(65)相对，集电极电极(9)布置在集电极侧(45)。该制造方法包括以下顺序的制造步骤：‑确定第二导电类型的衬底(1)，第二导电类型与第一导电类型相反，衬底具有第一侧和与第一侧相对的第二侧(12，14)，‑通过施加掺杂剂在第一侧(12)上创建第一导电类型的第一层(25)，‑在第一层(25)上创建第一导电类型的漂移层(3)，漂移层(3)具有低的掺杂浓度，‑扩散离子使得创建具有缓冲层厚度(22)的缓冲层(2)，其中缓冲层(2)具有比漂移层(3)更高的掺杂浓度，‑在漂移层(3)上创建第二导电类型的基极层(5)，‑在基极层(5)上创建第一导电类型的发射极层(6)，‑在第二侧(14)上减薄(48)衬底(1)使得衬底的保留部分形成集电极层(4)。
- 带有加强的3D RESURF的半导体器件-201410028850.2
- 杨洪宁;林欣;张志宏;左江凯 - 恩智浦美国有限公司
- 2014-01-22 - 2018-11-09 - H01L29/08
- 本发明涉及带有加强的3D RESURF的半导体器件。器件包括半导体衬底、位于所述半导体衬底中并且沿着第一横向维度彼此隔开的源极和漏极区域，以及位于所述半导体衬底中并且电荷载流子通过所述区域在操作期间随着所述源极和漏极区域之间的偏置电压的应用进行漂移的漂移区域。所述漂移区域沿着所述漂移区域和所述漏极区域之间的界面在第二横向维度有凹口掺杂物轮廓。
- 光调制的具有分离栅结构的场效应晶体管和集成电路-201611129053.9
- 王敬;陈文捷;梁仁荣 - 清华大学
- 2016-12-09 - 2018-10-02 - H01L29/08
- 本发明公开了一种光调制的具有分离栅结构的场效应晶体管和集成电路，其中该场效应晶体管包括：半导体层；源区和漏区，源区设置在半导体层之中或半导体层之上，漏区设置在半导体层之中或半导体层之上；形成在所述半导体层之上的双栅结构；形成在所述半导体层之上的发光结构，其中，所述发光结构设置在沟道且位于所述双栅结构之中，所述发光结构用于产生光子以激发所述半导体层中的电子‑空穴对。本发明将发光结构设置在沟道且位于两个分离的栅结构之间，由于发光结构靠近沟道，可以有效传输光子到器件有源区，激发电子‑空穴对，在不影响器件关态电流的前提下，利用光照极大地改善器件的导通电流。
- 半导体装置-201510779277.3
- 高桥彻雄 - 三菱电机株式会社
- 2015-11-13 - 2018-09-14 - H01L29/08
- 本发明的目的在于提供一种能够减少栅极电容并且确保足够的耐压的半导体装置。该半导体装置具备：IGBT，其构成为，第1沟槽栅和发射极层形成于衬底的表面侧，集电极层形成于该衬底的背面侧；以及二极管，其构成为，与该第1沟槽栅绝缘的第2沟槽栅和正极层形成于该衬底的表面侧，负极层形成于该衬底的背面侧，该第1沟槽栅具备多个第1条带部及包围该二极管的第1环状部，该第2沟槽栅具备多个第2条带部及与该第1环状部相对并包围该多个第2条带部的第2环状部，该第1环状部与该第2环状部之间的距离恒定，该第1环状部与该第2环状部之间的距离小于或等于该多个第1条带部的条带间距离和该多个第2条带部的条带间距离中的较大者的距离。
- 专利分类
