[发明专利]半导体器件及其制造方法无效
| 申请号： | 200410079861.X | 申请日： | 2004-09-23 |
| 公开（公告）号： | CN1601754A | 公开（公告）日： | 2005-03-30 |
| 发明（设计）人： | 丰田泰之;曾根高真一 | 申请（专利权）人： | 松下电器产业株式会社 |
| 主分类号： | H01L29/72 | 分类号： | H01L29/72;H01L21/331 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 汪惠民 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件，具有低电阻的N型半导体基板(101)、形成在该N型半导体基板(101)上的N型的并且电阻比半导体基板(101)高的集电层(102)、与该集电层(102)具有接合面的P型的本征基区(104)、与该本征基区(104)具有接合面的N型的发射区(105)，其中，本征基区(104)的沿其周围，被从集电层(102)到达N型半导体基板(101)的绝缘槽(103)覆盖。根据本发明，即使电源电压变动，半导体器件中的集极基极间的反馈电容也不变化。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种半导体器件，其特征在于，具有：第1导电型的半导体基板；集电层，形成在所述半导体基板上、由第1导电型并且电阻高于所述半导体基板的第1半导体构成；本征基区，由与所述集电层具有接合面并且是第2导电型的第2半导体构成；发射区，由与所述本征基区具有接合面并且是第1导电型的第3半导体构成，所述本征基区的周围，被从所述集电层达到所述半导体基板的绝缘区覆盖。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社，未经松下电器产业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200410079861.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 具有多层集电极的双极晶体管-202211492962.4
- 约翰内斯·J·T·M·唐克尔;彼得鲁斯·许贝特斯·科内利斯·马涅;罗纳德·威廉·阿诺德·韦克曼 - 恩智浦有限公司
- 2022-11-25 - 2023-07-04 - H01L29/72
- 描述一种半导体装置和制造方法，以用于通过在衬底中形成包括下部集电极层、掺杂剂扩散势垒层和上部集电极层的硅集电极区来制造异质结双极晶体管，其中所述掺杂剂扩散势垒层的形成会减少掺杂剂在一个或多个后续制造步骤期间从所述下部集电极层扩散到所述上部集电极层中，所述一个或多个后续制造步骤用于在所述衬底中形成沟槽隔离区以及异质基极区和硅发射极区。
- 一种抗总剂量辐射高压三极管结构-202211694146.1
- 周锌;疏鹏;陈浪涛;乔明;张波 - 电子科技大学
- 2022-12-28 - 2023-05-30 - H01L29/72
- 本发明提供了一种抗总剂量辐射高压三极管结构，该器件包括N型发射区、P型阱区、N型阱区、N型埋层区、P型衬底、P型注入区、浅槽隔离氧化层、N型发射极注入区、P型基极注入区、N型集电极注入区、N型注入区、金属电极；本发明通过在发射结基区一侧的表面引入高掺杂P型区，提高了发射结附近基区表面浓度，削弱了总剂量辐射致陷阱电荷对发射结注入效率的影响，阻止了基区表面复合电流的增加，抑制了器件共发射极电流放大系数的退化，有效提升了三极管抗总剂量辐射的能力。同时，在发射区下方引入高掺杂N型区，避免了基区表面P型区带来的器件初始共发射极电流放大系数的下降。
- 三极管-202223290214.6
- 黄仁耀;高谷信一郎;邹道华;李广祎 - 常州承芯半导体有限公司
- 2022-12-08 - 2023-05-23 - H01L29/72
- 本实用新型公开了一种三极管，所述三极管包括：衬底；位于所述衬底上的集电层；位于所述集电层上的集电层电极和基极，所述基极包括基极层和位于所述基极层上的基极电极；俯视方向上所述集电层电极位于所述基极外侧且是连续的；所述基极在俯视方向上具有相互垂直的第一基础边和第二基础边，所述第一基础边外侧的所述集电层电极平行于所述第一基础边，所述第二基础边外侧的所述集电层电极平行于所述第二基础边；所述基极在俯视方向上还具有第一调整边，所述第一调整边的一端连接所述第一基础边，所述第一调整边的另一端与所述第二基础边连接。使用上述技术方案能够降低尖端热效应现象在三极管中的影响，以提高三极管的可靠性。
- 一种新型防水三极管-202121636102.4
- 刘双万 - 深圳市远阳宏电子有限公司
- 2021-07-19 - 2021-11-19 - H01L29/72
- 本实用新型公开了一种新型防水三极管，该封装壳和改进型封装底座之间设置有嵌入结构，嵌入结构包括第一嵌入架、第二嵌入架和空腔，第一嵌入架的内壁设置有第二嵌入架，第一嵌入架和第二嵌入架之间形成空腔，第一嵌入架和第二嵌入架嵌入进嵌入槽槽内，嵌入槽和凹槽注入密封胶。本实用新型的一种新型防水三极管，属于三极管领域，由于嵌入槽槽内注入密封胶，密封胶在嵌入架嵌入过程中溢出，密封胶溢出在座体和封装壳接触端，从而实现改进型封装底座和封装壳之间的密封，进而实现三极管的防水，由于凹槽和封条处注入密封胶，密封胶从封条和凹槽缝隙处溢出，实现连接壳和封装壳之间的密封，进一步提升三极管的防水性能。
- 用于驱动电容性负载的驱动器-201980012559.7
- P·库马尔;Y·达瓦赫卡 - 德克萨斯仪器股份有限公司
- 2019-02-13 - 2020-09-22 - H01L29/72
- 一种电路包括第一双极结型晶体管(BJT)(Q1)和第二BJT(Q2)。第一BJT(Q1)包括第一基极、第一集电极和第一发射极。第一集电极连接到第一电源电压节点(115)。第二BJT(Q2)包括第二基极、第二集电极和第二发射极。第二集电极在输出节点(118)处连接到第一发射极。该电路还包括电容器(CI)，该电容器包括第一电容器端子和第二电容器端子。第一电容器端子连接到第二BJT(Q2)的第二发射极，并且第二电容器端子连接到第二电源电压节点(116)。电流源器件(II)与电容器(CI)并联连接。
- 二维材料元件和半导体器件-201410616370.8
- 申铉振;朴晟准;李载昊;许镇盛 - 三星电子株式会社
- 2014-11-05 - 2019-11-01 - H01L29/72
- 本发明提供二维材料元件和半导体器件。根据示例实施方式，二维(2D)材料元件可以包括彼此化学地接合的第一2D材料和第二2D材料。第一2D材料可以包括第一金属硫属元素化物基材料。第二2D材料可以包括第二金属硫属元素化物基材料。第二2D材料可以接合至第一2D材料的侧面。2D材料元件可以具有PN结结构。2D材料元件可以包括具有不同带隙的多种2D材料。
- 一种超高灵敏度的压电三极管-201821988710.X
- 兰新涛;杨超;饶铭 - 深圳市灿升实业发展有限公司
- 2018-11-29 - 2019-07-26 - H01L29/72
- 本实用新型公开了一种超高灵敏度的压电三极管，从上至下依次包括均掺杂有纤锌矿结构GaN的集电区、基区和发射区，所述集电区的上方连接有掺杂纤锌矿结构GaN的集电极，所述基区的左侧连接有掺杂纤锌矿结构GaN的基极，所述发射区的下方连接有掺杂纤锌矿结构GaN的发射极，所述基区与集电区、发射区之间均设置有纤锌矿结构的GaN压电层，通过采用纤锌矿结构GaN对该压电三极管的各个区域进行不同地掺杂，将其压电性以及半导体特性进行耦合，从而实现其超高灵敏度性能。
- 一种平面型多晶硅发射极晶体管及其制造方法-201610443158.5
- 李思敏 - 李思敏
- 2016-06-20 - 2019-01-08 - H01L29/72
- 本发明提供一种平面型多晶硅发射极晶体管，在下层为N型低电阻率层、上层为N型高电阻率层的硅衬底片的上表面有多个N型的高掺杂浓度的发射区，该发射区的上面连接着N型的掺杂多晶硅层，其特点是：所述P型浓基区为平面型，所述P型浓基区通过P型浓基区汇流条与基极金属层相连接，所述晶体管的管芯面积大于0.25mm2。本发明还提供了该平面型多晶硅发射极晶体管的制造方法。本发明提供的平面型多晶硅发射极晶体管比现有的槽型多晶硅发射极晶体管工艺更加简单，产品性能一致性好，抗冲击能力更强。
- 一种多晶硅发射极晶体管及其制作方法-201511026015.6
- 范建超;王训辉 - 无锡华润华晶微电子有限公司
- 2015-12-30 - 2017-07-07 - H01L29/72
- 本发明公开了一种多晶硅发射极晶体管及其制作方法。该制作方法包括在P衬底上依次形成N+型的埋层、N-型的外延层以及第一隔离区和第二隔离区，还包括形成第一N+区，所述第一N+区与所述埋层连通；形成一层第一二氧化硅层；在所述外延层内的上部形成P区和P+区；形成第一接触孔、第二接触孔和第三接触孔；在所述第二二氧化硅层上方淀积一层第一氮化硅层，并将第一接触孔、第二接触孔和第三接触孔中的所述第一氮化硅层去除；第一接触孔和第三接触孔中形成一层掺杂多晶硅层；形成第二N+区；在所述掺杂多晶硅层上方及第二接触孔中淀积一层金属层。本发明能够在不降低发射极-集电极穿通电压和电流增益的情况下实现器件的纵向按比例缩小。
- 一种三极管及其制造方法-201610961640.8
- 李风浪;李舒歆 - 东莞市联洲知识产权运营管理有限公司
- 2016-11-04 - 2017-04-26 - H01L29/72
- 本发明涉及半导体集成电路制造领域，特别是涉及一种三极管及其制造方法。本发明三极管，包括基区、集电区、发射区、基极、集电极、发射极以及衬底，所述集电区形成在所述衬底上，所述基区形成在所述集电区上，基区引出所述基极，集电区引出所述集电极，发射区引出所述发射极，还包括介质阻挡区，所述介质阻挡区形成在所述基区上，所述基区上形成n个基区凸起结构，n为大于等于1的整数，所述发射区形成在所述介质阻挡区上，并且通过所述基区凸起结构与所述基区侧向接触形成发射结。本发明可以更灵活的控制发射结面积，以便优化三极管的性能。
- 用于集成电路的晶体管以及成像系统-201620467059.6
- R·马杜罗维;H·索雷麦尼;I·瑞姆 - 半导体元件工业有限责任公司
- 2016-05-20 - 2016-11-30 - H01L29/72
- 本实用新型涉及用于集成电路的晶体管以及成像系统。根据本公开的一个方面，所述晶体管包括：衬底，所述衬底具有第一表面和第二表面；栅极导体，所述栅极导体在所述衬底的所述第一表面上方形成；以及栅极端子触点，所述栅极端子触点形成在所述衬底的所述第二表面上方。
- 一种新型塑料封装散热型MOS三极管-201620363164.5
- 文全;陈永晚 - 深圳市华科半导体有限公司
- 2016-04-27 - 2016-11-23 - H01L29/72
- 一种新型塑料封装散热型MOS三极管，其特征在于：包括控制极、漏极、塑料封装外壳体和散热硅胶片，塑料封装外壳体下方设置有控制极，控制极一侧设置有漏极，漏极一侧设置有源极，塑料封装外壳体内部中央设置有内置芯片，塑料封装外壳体外表面上设置有散热硅胶片，散热硅胶片两侧对称设置有抓取槽，塑料封装外壳体上部设置有固定金属板，固定金属板上设置有两个固定螺钉孔。有益效果在于：安装更加方便，工作性能更好，散热性能更加良好，结构更小，更加省电，传导损耗小，制造简单，造价低，便于大批量生产，使用寿命更长。
- 半导体结构及其形成方法-201410548948.0
- 洪中山 - 中芯国际集成电路制造(上海)有限公司
- 2014-10-16 - 2016-05-11 - H01L29/72
- 一种半导体结构及其形成方法，其中形成方法包括：提供包括基底、绝缘层和半导体层的衬底；在半导体层内形成若干第一开口，第一开口底部暴露出绝缘层表面，且相邻第一开口之间的距离为第一距离；在第一开口的半导体层侧壁表面形成侧墙；以半导体层和侧墙为掩膜，刻蚀第一开口底部的绝缘层和基底，在绝缘层和基底内形成第二开口；对第二开口暴露出的基底侧壁进行刻蚀，使相邻第二开口的基底侧壁之间具有第二距离，且第二距离小于第一距离；在对第二开口内的基底侧壁进行刻蚀之后，在第二开口和第一开口内形成隔离层；在形成隔离层之后，在半导体层表面形成栅极结构；在栅极结构两侧的衬底表面形成导电结构。所形成的半导体结构改善。
- 在沟槽下方具有沉块扩散区的双极晶体管-201480037806.6
- H·L·爱德华兹;A·A·萨尔曼 - 德克萨斯仪器股份有限公司
- 2014-07-02 - 2016-03-09 - H01L29/72
- 在所述示例中，一种双极晶体管(100)包括：具有半导体表面(106)的衬底(105)；以及第一沟槽封装件和第二沟槽封装件(121，122)，这两个沟槽封装件均至少内衬有电介质，所述电介质从所述半导体表面(106)的顶侧(106a)向下延伸至沟槽深度。所述第一沟槽封装件(121)限定内封闭区。基极(140)和在所述基极(140)中形成的发射极(150)在所述内封闭区之内。埋层(126)在所述沟槽深度之下，包括在所述基极(140)下方。沉块扩散区(115)包括在所述第一沟槽封装件和第二沟槽封装件(121，122)之间的从所述半导体表面(106)的所述顶侧(106a)延伸到所述埋层的第一部分(115a)，和在所述内封闭区之内的第二部分(115b)。所述第二部分(115b)不延伸至所述半导体表面(106)的所述顶侧(106a)。
- 一种碳化硅双极性晶体管-201410425765.X
- 张有润;孙成春;董梁;马金荣;张波 - 电子科技大学
- 2014-08-26 - 2014-12-10 - H01L29/72
- 本发明涉及半导体技术领域，具体的说是涉及一种碳化硅双极性晶体管。本发明的碳化硅双极性晶体管，其特征在于，在N+发射区205与P+掺杂区207之间的P-基区204上表面设置有N+外延层210；所述N+外延层210上表面设置有N+外延层电极211；所述基极208与N+外延层210和N+外延层电极211之间、N+外延层210和N+外延层电极211与N+发射区205和发射极206之间通过SiO2介质层209隔离。本发明的有益效果为，既能有效地降低表面复合、提高电流增益，同时其结构简单，在工艺上较容易实现。本发明尤其适用于碳化硅双极性晶体管。
- 一种TQ-126三极管-201420109531.X
- 赵常杰;邢阜东;潘莉;王立勇 - 潍坊市汇川电子有限公司
- 2014-03-12 - 2014-08-27 - H01L29/72
- 本实用新型公开了一种TQ-126三极管，包括散热片、第一管脚、中间管脚和第二管脚，第一管脚、中间管脚和第二管脚的宽度为0.5mm，厚度为0.38-0.5mm，相邻两个管脚之间的距离为2.5mm，中间管脚的长度为4.8±0.05mm，采用以上结构以后，TQ-126形式的三极管就可以实现编带自动化插件，应用更广泛。
- 一种TQ-126三极管-201410088555.6
- 赵常杰;邢阜东;潘莉;王立勇 - 潍坊市汇川电子有限公司
- 2014-03-12 - 2014-06-18 - H01L29/72
- 本发明公开了一种TQ-126三极管，包括散热片、第一管脚、中间管脚和第二管脚，第一管脚、中间管脚和第二管脚的宽度为0.5mm，厚度为0.38-0.5mm，相邻两个管脚之间的距离为2.5mm，中间管脚的长度为4.8±0.05mm，采用以上结构以后，TQ-126形式的三极管就可以实现编带自动化插件，应用更广泛。
- 一种高频电路晶体管-201220387086.4
- 顾杨 - 顾杨
- 2012-08-07 - 2013-02-27 - H01L29/72
- 本实用新型公开了一种高频电路晶体管，包括芯片、导线架以及封胶体，所述芯片具有多个电极接点，各所述导线架的外表面设有导电的外覆层，并通过粘接层固定在芯片上，各导线架与电极接点之间经导线电连接，所述封胶体封装所述导线架与导线。该晶体管可克服晶体管在高频讯号中的肌肤效应，同时可降低高频电路中的噪声，从而更加符合使用要求。
- 高电压高频快速开关的大功率晶体管-201120180107.0
- 龚利汀;钱晓平;龚利贞;郭翠茹 - 无锡固电半导体股份有限公司
- 2011-05-31 - 2011-12-28 - H01L29/72
- 本实用新型涉及一种高电压高频快速开关的大功率晶体管，其包括半导体基板，半导体基板包括第一导电类型N+型衬底及第一导电类型N-型集电区；半导体基板内设有具有第二导电类型P型的第一基区及P型第二基区，第二基区延伸到第一导电类型N-型集电区内；第一基区内的上部设有第一导电类型N+型发射区；半导体基板的上部表面覆盖有绝缘介质层，绝缘介质层上设有发射极金属层及基极金属层，发射极金属层与第一导电类型N+型发射区电连接，基极金属层与第一基区及第二基区电连接；半导体基板内设有台面玻璃钝化区，所述台面玻璃钝化区从半导体基板的上部表面延伸到第一导电类型N+型衬底与第一导电类型N-型集电区的结合部。本实用新型结构简单，耐压高，开关速度快，特征频率高，使用成本低，安全可靠。
- 一种有划片槽的台面或准台面半导体器件及其制备方法-201110170921.9
- 蔡道民;李献杰 - 中国电子科技集团公司第十三研究所
- 2011-06-23 - 2011-11-02 - H01L29/72
- 本发明公开了一种有划片槽的台面或准台面半导体器件及其制备方法，划片槽同器件的本征区同高。制备方法为：在半绝缘衬底上利用MOCVD或MBE方法外延器件的材料层，可以在材料层上部添加保护介质；在材料层上部或保护介质上部涂光刻胶；利用光刻工艺，通过湿法腐蚀技术或等离子干法刻蚀技术制作出器件的台面；去除光刻胶，露出本征区和围绕本征区的外延材料，围绕本征区的外延材料上表面为划片槽。本发明避免了划片时本征区器件的挤压导致的破损和崩边，进而提高了芯片解理的成品率、完整性和美观性，可广泛应用于台面或准台面器件。
- 降低高频损耗的高频晶体管-201020672526.1
- 刘翠莲 - 深圳市安晶半导体电子有限公司
- 2010-12-21 - 2011-09-28 - H01L29/72
- 本实用新型公开了一种降低高频损耗的高频晶体管，包括外延片，其特征在于，所述外延片背面设有背金层，所述背金层包括金属Pt层、Ni层、Cr层、W层、Au层，所述由Pt层、Ni层、Cr层、W层、Au层所形成的背金层的总厚度为1±0.17μm，所述外延片与背金层总厚度小于120微米，本实用新型经超减薄后采用五层金属依次溅射在外延片背面，在构成外延片的Si(硅)层、Pt(铂)层、Ni(镍)层、Cr(铬)层、W(钨)层、Au(金)层中，相邻层材料之间具有良好的匹配性，可以相互之间的接触电阻达到最小，最终导致整体的接触电阻都较小，提高了高频特性，本实用新型应用在微电子电路中，能耗低，寿命长。
- 双极晶体管及其制造方法-200810203812.0
- 肖德元;季明华 - 中芯国际集成电路制造(上海)有限公司
- 2008-12-01 - 2010-06-23 - H01L29/72
- 本发明涉及双极晶体管及其制造方法。其中，双极晶体管的制造方法包括步骤：在半导体衬底上形成有源区；在所述有源区上形成覆盖或部分覆盖基区的基极；对有源区的暴露部分进行垂直轻掺杂；对有源区的暴露部分进行倾斜重掺杂。与现有技术相比，本发明对发射区和集电区先进行垂直轻掺杂再进行倾斜重掺杂，可以一次性形成与基区接触的重掺杂的发射区，以及在基区和重掺杂的集电区之间的轻掺杂的缓冲区，从而可以通过控制重掺杂角度来控制发射区和集电区之间的击穿电压。
- 薄框架三极管-200920132923.7
- 辛杰;王明珠 - 深圳市晶导电子有限公司
- 2009-06-16 - 2010-04-14 - H01L29/72
- 本实用新型涉及一种三极管，该三极管的框架的引脚厚度为0.35-1.20mm，框架的本体厚度为0.35-1.20mm。该三极管框架的本体厚度小于传统三极管框架的本体厚度(一般为1.27mm-1.30mm)，从而可以节省成本。
- 高击穿电压二极管及其形成方法-200780037252.X
- 高隆庆;邝普如 - 威世通用半导体公司
- 2007-09-14 - 2009-09-02 - H01L29/72
- 本发明提供了一种多层过电压保护器件及其形成方法。该方法开始于提供具有第一导电类型的第一杂质浓度的衬底以限定中区层。以小于所第一杂质浓度的第二杂质浓度，将第二导电类型的掺杂剂引入到衬底中。在中区层的上表面上形成具有第二导电类型的上基区层。在中区层的下表面上形成具有第二导电类型的下基区层。在上基区层的表面上形成具有第一导电类型的第一发射区。第一金属接触耦合到上基区层，以及第二金属接触耦合到下基区层。
- 半导体装置及其制造方法-200910007504.5
- 泽田和幸;原田裕二;庭山雅彦;金子佐一郎;清水克美 - 松下电器产业株式会社
- 2009-02-11 - 2009-08-19 - H01L29/72
- 本发明提供一种电力用半导体装置，可以确保足够的基板强度，同时，可以形成低导通电阻、高耐压，提高开关速度。它包括：形成在P型半导体基板(1)上的N型表面降场区(2)；在半导体基板(1)上部、与表面降场区(2)相邻的P型基区(3)；在基区(3)上、离开表面降场区(2)的N型发射极/源极区(8)；在基区(3)上、与发射极/源极区(8)相邻的P型基极连接区(10)；从发射极/源极区(8)上起、在基区(3)上和表面降场区(2)上形成的栅绝缘膜(6)和栅极(7)；以及在表面降场区(2)上、离开基区(3)的P型集电区(4)。半导体基板(1)被导入了晶格缺陷，使得其电阻值变为由添加在半导体基板(1)的杂质浓度决定的电阻值的2倍以上。
- 具有隔离二极管元件的ESD保护电路及其方法-200780012308.6
- 大卫·C·伯德克斯;丹尼尔·J·莱米 - 飞思卡尔半导体公司
- 2007-03-29 - 2009-04-22 - H01L29/72
- ESD保护电路(20)包括ESD器件(24)和隔离二极管元件(30)。ESD器件包括漏-源结隔离ESD晶体管(26，28)。隔离二极管元件与ESD器件串联地耦合，并被配置用于向需要ESD保护的晶体管器件(22)提供ESD保护。响应被保护的晶体管器件的栅上的-Vgs条件，被串联地耦合的隔离二极管元件在隔离二极管元件的击穿条件之前阻止ESD晶体管的漏-源结的正向偏置。此外，响应足以引起被保护的晶体管器件损坏的ESD事件，被串联地耦合的隔离二极管元件许可击穿条件的发生。另外，ESD保护电路既可以运行在被保护的器件的正常运行的极性下，又可以运行在除了被保护器件的正常运行下之外的相反极性下。
- 具有P-区的双极晶体管功率器件及其低掺杂隔离制造方法-200810051399.0
- 贾旭初;雷正龙;刘广海 - 吉林华微电子股份有限公司;吉林麦吉柯半导体有限公司
- 2008-11-10 - 2009-03-25 - H01L29/72
- 具有P-区的双极晶体管功率器件及其采用低掺杂隔离技术的制造方法属于微电子技术领域。现有技术是在N-扩散层上部中心区域经浓硼扩散推结形成基区P+区，再掺杂生成N+区，终端尺寸较大，硅片下料尺寸较大。本发明在N-扩散层上部中心区域经淡硼扩散推结形成基区P-区，再经浓硼扩散推结形成浅结基区P+区，再掺杂生成N+区，形成缓变结，在保证器件耐压的前提下减小终端尺寸。应用于双极晶体管功率器件制造领域。
- 一种辅助开关电源专用的开关晶体管-200720171913.5
- 顾卓;沈美林 - 深圳市晶导电子有限公司
- 2007-09-19 - 2008-07-09 - H01L29/72
- 本实用新型公开了一种辅助开关电源专用的开关晶体管，其芯片面积的取值范围为1.69～7平方毫米，所述芯片的高阻层电阻率的取值范围为50～80欧姆厘米。所述芯片的Bvceo取值范围为500～850伏特。本实用新型的开关晶体管的芯片面积降低了4倍多，晶体管的高阻层电阻率从80～100Ω·cm降低到50～80Ω·cm，开关晶体管的输出功率增大，且热损耗降低，不仅节约了成本，还提高了开关晶体管的安全性能。
- 一种绝缘型大功率三极管-200620107733.6
- 周柏泉 - 周柏泉
- 2006-09-15 - 2008-01-16 - H01L29/72
- 本实用新型涉及一种绝缘型大功率晶体管，包括芯片、底板、从芯片上点焊的引脚和芯片与引脚之间的连线，在芯片固定在热沉上，热沉与底板之间设有导热且绝缘的电子陶瓷片；电子陶瓷片采用二氧化硅、氮化铝、氧化铝、碳化硅、莫来石或氧化铍中的一种，电子陶瓷片双面涂镀金属层；在热沉上直接点焊晶体管的一只引脚，晶体管其它的引脚通过引线与芯片相连。本实用新型提供了一种将集电极与散热基板隔开，既保证了电的绝缘，又保证了热的快速传导的绝缘型大功率晶体管。
- 具有击穿保护的晶体管结构-200510070492.2
- 黄志丰;简铎欣;蒋秋志 - 崇贸科技股份有限公司
- 2005-05-13 - 2006-11-15 - H01L29/72
- 本发明涉及一种具有击穿保护的晶体管结构，其能够提高晶体管耐击穿能量，并且能够扩大预定雪崩击穿电压所需的离子掺杂浓度冗余度。该晶体管结构避免了寄生双极型晶体管被导通，并能够提高晶体管耐雪崩击穿的电流。同时该晶体管结构具有一金属场效区块，用以扩大预定雪崩击穿电压所需的离子掺杂浓度的冗余度。
- 专利分类
