[发明专利]具有多重栅极晶体管的静态随机存取存储单元及其制造方法有效

专利信息
申请号: 200310101955.8 申请日: 2003-10-17
公开(公告)号: CN1503368A 公开(公告)日: 2004-06-09
发明(设计)人: 杨育佳;胡正明;杨富量 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L27/11 分类号: H01L27/11;H01L21/8244
代理公司: 北京三友知识产权代理有限公司 代理人: 王一斌
地址: 台湾省新竹*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提出一种具有多重栅极晶体管的静态随机存取存储单元,借由使用多重栅极晶体管,例如双重栅极晶体管、三重栅极晶体管和Ω形多重晶体管,来改变晶体管的通道宽度,并同时提高下拉晶体管和存取晶体管的β比值。本发明并提出一种具有多重栅极晶体管的静态随机存取存储单元的制造方法。
搜索关键词: 具有 多重 栅极 晶体管 静态 随机存取 存储 单元 及其 制造 方法
【主权项】:
1.一种具有多重栅极晶体管的静态随机存取存储单元,其特征在于所述静态随机存取存储单元包括:一下拉晶体管,具有一第一栅极电极、一第一岛状半导体层、以及位于该第一栅极电极两侧该第一岛状半导体层中的一第一源极和一第一漏极,m条形第一开口位于该第一岛状半导体层中,且与该第一栅极电极垂直,一第一接触窗插塞和一第二接触窗插塞分别位于该第一岛状半导体层的两侧与该第一源极和该第一漏极电性连接;以及一存取晶体管,具有一第二栅极电极和一第二岛状半导体层、以及位于该第二栅极电极两侧该第二岛状半导体层中的一第二源极和一第二漏极,n条形第二开口位于该第二岛状半导体层中,且与该第二栅极电极垂直,一第三接触窗插塞和一第四接触窗插塞分别位于该第二岛状半导体层的两侧与该第二源极和该第二漏极电性连接,其中,m和n为大于1的整数。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200310101955.8/,转载请声明来源钻瓜专利网。

同类专利
  • 逻辑闸及数字电路-202110227038.2
  • 王振志;何立玮 - 王振志;何立玮
  • 2021-03-01 - 2023-10-20 - H01L27/118
  • 本发明是一种逻辑闸及数字电路。所述逻辑闸包括第一至第五子层与贯穿硅通孔。第一子层包括第一导电性连接元件。第二子层位于第一子层上,且包括垂直连接至第一导电性连接元件的第一通孔。第三子层位于第二子层上,且包括电晶体区域及水平地连接至电晶体区域的第二导电性连接元件。第一通孔垂直连接至电晶体区域。电晶体区域包括多个电晶体。第四子层包括垂直连接至第三子层的第二通孔。第五子层位于第四子层上,且包括第三导电性连接元件。第二通孔垂直连接至第三导电性连接元件。贯穿硅通孔垂直连接至第三导电性连接元件。通过上述的结构,可达到增加密度的效果。
  • 半导体模块-202310084560.9
  • 野间口亮;原田孝仁 - 富士电机株式会社
  • 2023-01-28 - 2023-09-05 - H01L27/118
  • 本发明提供一种半导体模块。在半导体模块的内部,适当地配置半导体元件和各连接部。该半导体模块具备:第一主布线连接部,其设置于第一主布线图案上,并与施加第一电源电压的第一主布线部连接;第二主布线连接部,其设置于第二主布线图案上,并与施加第二电源电压的第二主布线部连接;输出主布线连接部,其设置于输出主布线图案上,并与将输出电压输出的输出主布线部连接;电路基板具有:电路区域,其供第一电路和第二电路在第一方向上排列配置;以及第一连接区域和第二连接区域,其在与第一方向正交的第二方向上夹着电路区域而配置,第一主布线连接部和第二主布线连接部设置于所述第一连接区域,输出主布线连接部设置于第二连接区域。
  • 一种防止闩锁效应的方法-202310797639.6
  • 郑奇生;王卫华;郎君;金志俊;郑涵 - 微传智能科技(常州)有限公司
  • 2023-07-03 - 2023-08-25 - H01L27/118
  • 本发明提供了一种防止闩锁效应的方法,其方法的内容包括:P型衬底P_sub、N型埋层NBL、第一深高压N阱DHVNW、第二深高压N阱DHVNW、浅N阱NW、浅N型隔离环N_ring、深高压P阱HVPW、浅P型隔离环P_ring、PMOS\NMOS;所述深高压N阱DHVNW、浅N阱NW、浅N型隔离环N_ring、浅P型隔离环P_ring、PMOS\NMOS都位于N型埋层上;本发明通过深高压N阱的隔离阻绝了传统的由NMOS的有源区、P型衬底浅P型隔离环P_ring、浅N阱NW、PMOS的有源区构成的N‑P‑N‑P结构,从而有效地防止了闩锁效应。
  • 低维材料/CMOS片上集成芯片及其集成方法-202310358414.0
  • 徐杨;宁浩;汪晓晨;谢永亮;蔺江铭;俞滨 - 浙江大学
  • 2023-04-06 - 2023-07-21 - H01L27/118
  • 本发明涉及一种低维材料/CMOS片上集成芯片及其集成方法,本发明的低维材料CMOS片上集成芯片为上下两层的堆叠式芯片。上层是低维材料器件功能层,依靠新型低维材料器件实现感光、忆阻等功能拓展;下层是CMOS电路层,为CMOS电路芯片,依靠CMOS工艺流片生产的CMOS芯片实现新型低维材料器件信号的读出、处理功能。两层之间通过CMOS电路芯片上表面预留的电极接口实现互联。本发明能够实现新型的低维材料器件与成熟的CMOS工艺异质集成。该集成方式制备工艺简单、成本低廉、集成度高,融合了低维材料的特有优势,能够极大地推动低维材料器件的应用和CMOS体系的拓展。低维材料CMOS片上集成芯片解决了传统CMOS芯片材料体系单一,功能难以拓展的局限,实现功能创新。
  • 集成电路器件-201810499974.7
  • S.库查努里;S.拉斯托吉;R.拉杰夫;朴哲弘;梁在锡 - 三星电子株式会社
  • 2018-05-23 - 2023-07-18 - H01L27/118
  • 本公开提供了集成电路器件。一种集成电路器件包括:在第一型式逻辑单元中在第一方向上平行地布置的一对参考导电线以及在第二型式逻辑单元中平行地布置的一对交换导电线,其中所述一对参考导电线和所述一对交换导电线中的在不同布线轨迹中的一个参考导电线和一个交换导电线具有相同的平面形状和相同的长度,并延伸以交叉第一型式逻辑单元和第二型式逻辑单元之间的单元边界。
  • 一种抑制关断噪声的混合载流子器件-202310366084.X
  • 汪志刚;张卓 - 图灵芯半导体(成都)有限公司
  • 2023-04-07 - 2023-07-04 - H01L27/118
  • 本发明公开了一种抑制关断噪声的混合载流子器件,包括工作区、NMOS区域(303)、PMOS区域(304)、晶闸管区域(302)和电容器区域,所述NMOS区域(303)包围所述PMOS区域(304),所述PMOS区域(304)包围所述晶闸管区域(302),所述NMOS区域(303)和所述晶闸管区域(302)均呈六边形分布,所述NMOS区域(303)的栅极和晶闸管区域(302)的栅极连接形成电容器区域。本发明解决了现有晶闸管在关断期间产生的噪声电流的问题。
  • 半导体设备-202211688988.6
  • 岛田一贵 - 瑞萨电子株式会社
  • 2022-12-27 - 2023-06-30 - H01L27/118
  • 根据一个实施例,一种半导体设备包括:电势供应端子,电势被供应到该电势供应端子;与外部交换信号的端子(I/O端子);电连接到电势供应端子和该端子的I/O电流检测负载电路;以及检测流过I/O电流检测负载电路的I/O电流的电流传感器电路。电流传感器电路获取与I/O电流成比例的传感器电流并将所获取的传感器电流作为输出信息输出,并且I/O电流是由于静电放电和电磁敏感性中的至少一者而流过I/O端子的异常电流并且是大于预定电流且引起异常状态的电流。
  • 半导体器件、集成电路及其制造方法-202210901053.5
  • 王柏钧;赖知佑;卢麒友;邱上轩;庄惠中;陈志良 - 台湾积体电路制造股份有限公司
  • 2022-07-28 - 2023-06-23 - H01L27/118
  • 本申请的实施例提供了半导体器件、集成电路及其制造方法。集成电路包括第一单元和第二单元。第一单元包括在第一方向上延伸的第一多个有源区域和在与第一方向交叉的第二方向上延伸的第一多个栅极,第一单元具有由第一多个栅极中的间断限定的第一单元边缘。第二单元包括在第一方向上延伸的第二多个有源区域和在第二方向上延伸的第二多个栅极,第二单元具有由第二多个栅极中的间断限定的第二单元边缘。第二多个有源区域中的每个大于第一多个有源区域中的每个,并且第一单元与第二单元相邻,使得第一单元边缘与第二单元边缘对齐。
  • IC器件及其制造方法-202210927340.3
  • 王奕文;吴家骏;庄惠中;简永溱;高章瑞;陈向东 - 台湾积体电路制造股份有限公司
  • 2022-08-03 - 2023-06-09 - H01L27/118
  • 本发明的实施例提供了一种IC器件,包括:沿第一方向延伸并且承载电源和参考电压中的一个的第一电源轨和第二电源轨;在第一电源轨和第二电源轨之间延伸并且承载电源和参考电压中的另一个的第三电源轨;以及多个晶体管,包括在第一电源轨和第二电源轨之间延伸的第一有源区至第四有源区、垂直于第一方向延伸的多个栅极结构,以及在第二方向上延伸穿过第三电源轨的第一导电段和第二导电段。第二有源区和第三有源区的每个都与第三电源轨相邻,第一导电段和第二导电段的每个都电连接至第二有源区和第三有源区的每个中的S/D结构,并且多个晶体管被配置为AOI、OAI和四输入NAND中的一个。本发明的实施例还提供了一种制造IC器件的方法。
  • 半导体结构-202211559831.3
  • 谢贺捷;池其辉;蔡行易 - 联发科技股份有限公司
  • 2022-12-06 - 2023-06-09 - H01L27/118
  • 本发明公开一种半导体结构,包括:半导体基板;第一阱区;第二阱区;以及逻辑单元,包括:至少一个第一晶体管,在该第一阱区上方的第一有源区中,并且包括在第一方向上延伸的第一闸电极;至少一个第二晶体管;第二闸电极和第三闸电极;以及第一隔离结构和第二隔离结构,在该第二有源区的相对边缘上,其中,该第一隔离结构与该第二栅极结构在该第一方向上对齐,该第二隔离结构与该第三栅极结构在该第一方向上对齐。采用这种方式,电线源/接地线无需设置的过宽,因此相较于先前技术中的电源线,本发明实施例中的电源线/接地线的宽度更小,并且面积也更小,这样也就降低了逻辑单元的高度和面积,也降低了半导体结构的整体高度和整体的面积。
  • 三维堆叠芯片及其供电配置方法-202111329384.8
  • 左丰国;韩洋 - 西安紫光国芯半导体有限公司
  • 2021-11-10 - 2023-05-12 - H01L27/118
  • 本申请公开了一种三维堆叠芯片及其供电配置方法,该三维堆叠芯片包括:依次层叠设置的逻辑晶圆层和存储晶圆层,电源网络,包括逻辑电源网络和存储电源网络,电源网络设置于逻辑晶圆层和存储晶圆层其中之一;或者,逻辑电源网络设置于存储晶圆层,存储电源网络设置于逻辑晶圆层。这样有利于充分利用各晶圆层的布线资源,缓解芯片的布线拥塞情况,提高芯片的可实现性。
  • 微电子装置、相关电子系统及形成微电子装置的方法-202180050138.0
  • 合田晃;K·R·帕雷克;A·S·叶 - 美光科技公司
  • 2021-07-14 - 2023-05-12 - H01L27/118
  • 一种微电子装置包括第一裸片及附接到所述第一裸片的第二裸片。所述第一裸片包括存储器阵列区,其包括:堆叠结构,其包括垂直交替的导电结构及绝缘结构;垂直延伸的存储器胞元串,其在所述堆叠结构内;及第一接合垫结构,其垂直邻近所述垂直延伸的存储器胞元串。所述第二裸片包括:控制逻辑区,其包括控制逻辑装置,所述控制逻辑装置经配置以实现所述垂直延伸的存储器胞元串的控制操作的至少一部分;第二接合垫结构,其与所述第一接合垫结构电连通;及信号路由结构,其位于所述第一裸片与所述第二裸片之间的界面处。还描述相关微电子装置、电子系统及方法。
  • 集成电路芯片-202010563940.7
  • 湛伟;马淑彬;张俐;夏明刚;丛伟林 - 成都华微电子科技股份有限公司
  • 2020-06-19 - 2023-04-07 - H01L27/118
  • 集成电路芯片,涉及集成电路技术。本发明包括至少3个电路模块,其特征在于,至少有两个电路模块各自连接有一个方向驱动器,各方向驱动器连接到公共连接点,所述方向驱动器包括信号传输方向控制单元、使能控制单元和两个外部连接端,所述信号传输方向控制单元用于控制信号在两个外部连接端之间的传输方向,所述使能控制单元用于控制方向驱动器的使能状态,所述信号传输方向控制单元和使能控制单元皆带有控制端。本发明适用于增强芯片内部模块间长距离信号的驱动能力,并且可以通过使能控制信号控制信号的方向,灵活的实现具有方向性的信号驱动。
  • 一种CMOS片内三维结构的形成方法-202010462188.7
  • 葛星晨 - 上海集成电路研发中心有限公司;上海集成电路装备材料产业创新中心有限公司
  • 2020-05-27 - 2023-03-24 - H01L27/118
  • 本发明公开了一种CMOS片内三维结构的形成方法,包括:在硅衬底上形成环状突起的单晶硅种子层区域;在非种子层区域形成第一层CMOS晶体管;形成第一层层间介质层,并使单晶硅种子层区域露出;在第一层层间介质层上覆盖一多晶硅层,并使两者的表面平齐;加热使多晶硅层熔融并再结晶,利用围绕多晶硅的单晶硅,使多晶硅转变为单晶硅,形成单晶硅层;在单晶硅层上形成第二层CMOS晶体管;形成第二层层间介质层;形成第一层CMOS晶体管和第二层CMOS晶体管之间的互连。本发明能够增加片内CMOS晶体管的密度,减少所需的互连长度,提高产品的性能,减少单个芯片的成本。
  • 集成电路及其制造方法-202210843512.9
  • 赖知佑;陈志良;卢麒友;邱上轩 - 台湾积体电路制造股份有限公司
  • 2022-07-18 - 2023-03-14 - H01L27/118
  • 一种集成电路及其制造方法,集成电路包括在一源极/漏极区处与一第一作用区结构相交的一第一导体区段及在一源极/漏极区处与一第二作用区结构相交的一第二导体区段。该第一导体区段及该第二导体区段在近侧边缘处以一第一分离距离分开。该第一导体具有与一第一电力轨分开的一远侧边缘,且该第二导体区段经由一通孔连接件连接至一第二电力轨。自该第一电力轨至该第一导体区段的一近侧边缘的一距离比自该第二电力轨至该第二导体区段的一近侧边缘的一距离大一预定距离,该预定距离是该分离距离的一部分。
  • 包含体育场结构的微电子装置及相关的存储器装置和电子系统-202180028999.9
  • 罗双强;N·M·洛梅利 - 美光科技公司
  • 2021-02-18 - 2022-12-30 - H01L27/11578
  • 一种微电子装置包括堆叠结构、在所述堆叠结构内的体育场结构、下伏于所述堆叠结构的源极层,及掩蔽结构。所述堆叠结构具有层,所述层各自包括导电结构及绝缘结构。所述体育场结构包括前向楼梯结构、反向楼梯结构及中心区域,所述中心区域水平地插置在所述前向楼梯结构与所述反向楼梯结构之间。所述源极层包括离散导电结构,所述离散导电结构在所述体育场结构的所述中心区域的水平边界内且通过介电材料彼此水平地分开。所述掩蔽结构经局限在所述体育场结构的所述中心区域的所述水平边界内,且垂直地插置在所述源极层与所述堆叠结构之间。所述掩蔽结构包括水平地覆盖水平地插置在所述离散导电结构之间的所述介电材料的部分的区段。本发明还描述额外装置及电子系统。
  • 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法-202180034733.5
  • J·D·格林利;J·D·霍普金斯 - 美光科技公司
  • 2021-05-13 - 2022-12-30 - H01L27/11575
  • 一种用于形成包括存储器单元串的存储器阵列的方法包括在衬底上形成包括导体材料的导体层。横向间隔开的存储器块区形成,且个别地包括在所述导体层正上方包括交替的第一层和第二层的竖直堆叠。存储器单元的沟道材料串延伸穿过所述第一层和所述第二层。水平伸长线形成于所述横向间隔开的存储器块区之间的所述导体材料中。所述水平伸长线具有与横向位于所述水平伸长线之间的所述导体材料的上部部分不同的组成。在所述水平伸长线形成之后,所述第一层中的最下部者的导电材料形成,所述导电材料将所述沟道材料串中的个别者的沟道材料和所述导体层的所述导体材料直接电耦合在一起。本文公开了其它实施例,包含独立于方法的结构。
  • 半导体存储器装置-202210040821.2
  • 饭岛夏来 - 铠侠股份有限公司
  • 2022-01-14 - 2022-12-30 - H01L27/11521
  • 根据实施例的半导体存储器装置包含:第一导电层;堆叠体,其包含在所述第一导电层上方交替地逐一堆叠的多个第二导电层与多个第一绝缘层,并且包含台阶部分,在所述台阶部分中所述多个第二导电层成梯台;以及板状部分,其包含第三导电层,所述第三导电层在所述堆叠体中沿所述堆叠方向和所述第一方向从所述台阶部分连续地延伸到存储器区域,所述板状部分在与所述堆叠方向和所述第一方向两者交叉的第二方向上分割所述堆叠体。所述板状部分在所述台阶部分中包含在所述第一方向上间断地布置的多个触点部分,所述多个触点部分穿透所述堆叠体并与所述第一导电层连接。
  • 半导体存储器装置及其制造方法-202210093821.9
  • 吴在永;李东奂;崔殷硕 - 爱思开海力士有限公司
  • 2022-01-26 - 2022-12-30 - H01L27/11582
  • 本申请涉及半导体存储器装置及其制造方法。一种半导体存储器装置及其制造方法,该半导体存储器装置包括:在基板上的栅极层叠物,该栅极层叠物包括在垂直方向上交替层叠的层间绝缘层和导电图案;沟道结构,其穿过栅极层叠物并且具有突出到栅极层叠物上方的上端部;存储器层,其围绕沟道结构的侧壁;以及源极层,其形成在栅极层叠物上。沟道结构包括在沟道结构的中央区域中在垂直方向上延伸的芯绝缘层以及围绕芯绝缘层的侧壁的沟道层,沟道层形成为在垂直方向上低于芯绝缘层和存储器层。
  • 集成电路器件-202210340041.X
  • 廉泾植;郑永天;李龙圭 - 三星电子株式会社
  • 2022-03-30 - 2022-12-30 - H01L27/11524
  • 一种集成电路包括:源极区域,布置在衬底的上部中;一对分栅结构,分别在源极区域的相对侧上,其中,所述一对分栅结构中的每一个包括浮栅电极层以及设置在浮栅电极层上的控制栅电极层;擦除栅结构,在源极区域上位于所一对分栅结构之间,并包括擦除栅电极层;一对选择栅结构,分别在一对分栅结构的外侧壁上;以及一对栅极间隔物,其中,每个栅极间隔物设置在一对分栅结构中的一个分栅结构与一对选择栅结构中的一个选择栅结构之间,包括第一栅极间隔物和设置在第一栅极间隔物上的第二栅极间隔物,还设置在一对分栅结构中的所述一个分栅结构的外侧壁上,以及所述第二栅极间隔物的最下端位于比浮栅电极层的上表面低的高度处。
  • 闪存器件的制作方法-202211196893.2
  • 何建禹;张广冰 - 华虹半导体(无锡)有限公司
  • 2022-09-29 - 2022-12-30 - H01L27/11517
  • 本申请公开了一种闪存器件的制作方法,包括:提供一衬底,衬底上从下而上依次形成有耦合氧化层、浮栅多晶硅层、第一ONO层以及控制栅多晶硅层,控制栅多晶硅层上形成有硬掩模层,硬掩模层中形成有沟槽,沟槽底部的控制栅多晶硅层暴露;形成隔离层;进行刻蚀,去除硬掩模层顶部和沟槽底部预定区域的隔离层,使预定区域的控制栅多晶硅层暴露,剩余的隔离层位于沟槽侧壁;进行刻蚀,去除隔离层之间的控制栅多晶硅层和第二氧化层,使隔离层之间的第一氮化层暴露;通过RTO工艺形成第三氧化层;形成第二氮化层;进行刻蚀,去除沟槽底部的第二氮化层、第一氮化层,以及硬掩模层上方的第二氮化层;形成第四氧化层。
  • 增大闪存器件ILD填充工艺窗口的方法-202211165379.2
  • 王会一;程国庆 - 华虹半导体(无锡)有限公司
  • 2022-09-23 - 2022-12-27 - H01L27/11517
  • 本发明提供一种增大闪存器件ILD填充工艺窗口的方法,方法包括:提供一半导体结构,包括半导体衬底、栅介质层、字线多晶硅、浮栅及控制栅;于半导体结构的表面形成氧化层,并于氧化层的表面形成氮化层;通过刻蚀工艺刻蚀氮化层及氧化层以于浮栅、控制栅、中间介质层及字线侧墙的外侧形成第一侧墙;利用第一湿法清洗工艺对形成有第一侧墙的半导体结构进行清洗;对半导体衬底进行离子注入以于第一侧墙的两侧形成源区及漏区;利用第二湿法清洗工艺对形成有源区及漏区的半导体结构进行清洗。通过本发明解决了现有的闪存器件在ILD填充过程中产生空洞缺陷的问题。
  • 半导体存储器装置-202210154268.5
  • 川口元气 - 铠侠股份有限公司
  • 2022-02-18 - 2022-12-27 - H01L27/11524
  • 根据一个实施例,一种半导体存储器装置包含:衬底,其沿第一方向及第二方向扩展;多个导电层,其沿第三方向布置成在其之间隔开一距离,所述导电层包含第一导电层,且各自包含第一部分及沿所述第二方向与所述第一部分一起布置的第二部分,并且包含经设置以便沿所述第三方向不与上部导电层重叠的平台部分;第一绝缘部分,其设置于所述第一部分与所述第二部分之间;及第一绝缘层,其沿所述第二方向与所述第一导电层的所述第一部分布置成在其之间插置有所述第一绝缘部分。
  • 集成电路和其制造方法、以及在集成电路中的电路单元-202210534894.7
  • 张玮玲;陈志良;吴佳典;吴国晖 - 台湾积体电路制造股份有限公司
  • 2022-05-17 - 2022-12-27 - H01L27/118
  • 一种集成电路和其制造方法、以及在集成电路中的电路单元,集成电路包括在第一连接层中的多个水平导线、低于第一连接层的多个栅极导体、低于第一连接层的多个端子导体、以及导孔连接器其将多个水平导线中的一者与多个栅极导体中的一者或与多个端子导体中的一者直接地连接。集成电路也包括在高于第一连接层在第二连接层中的多个垂直导线,以及用于电路单元的多个引脚连接器。第一引脚连接器直接地连接在介于第一水平导线和在多个栅极导体中的一者的顶部上的第一垂直导线之间。第二引脚连接器直接地连接在介于第二水平导线和在电路单元的垂直边界的顶部上的第二垂直导线之间。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top