“西安紫光国芯半导体有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果497个，建议您升级VIP下载更多相关专利

[发明专利]一种存储器的数据读取方法及相关设备-CN202210355050.6在审
发明人：李鹏 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2022-03-31 - 公布日： 2023-10-24 - 主分类号： G11C7/10 文献下载
摘要：本申请公开一种存储器的数据读取方法及相关设备，涉及半导体技术领域，能够提高数据传输速率。存储器的数据读取方法，包括：对存储器进行数据读取操作，得到数据总线信号DQ；对所述DQ进行采样，以将双沿时钟信号转换为单沿时钟信号，得到数据信号，其中，所述数据信号的频率小于所述DQ的频率，且所述数据信号的位宽大于所述DQ的位宽。
一种存储器数据读取方法相关设备

[发明专利]一种三维存储芯片、存储器及电子设备-CN202210330327.X在审
发明人：李乾男;张衍芳 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2022-03-31 - 公布日： 2023-10-24 - 主分类号： G11C5/06 文献下载
摘要：本发明公开了一种三维存储芯片、存储器及电子设备，其中三维存储芯片包括：依次堆叠的多片存储阵列，每片存储阵列连接有用于处理数据的传输线；各片存储阵列的传输线在三维存储芯片内的长度相同，传输线包括命令线和与命令线对应的数据线；命令线用于传输命令，数据线用于传输命令对应的数据。通过上述设计保证对每片存储阵列中的数据进行读取的时候总延时均是相同的，相对于在控制器设置补偿逻辑或在存储阵列中通过门电路补偿而言，本发明能够保证数据读取时延迟的一致性。
一种三维存储芯片存储器电子设备

[发明专利]一种多时钟电路及基于该电路产生目标时钟的方法-CN201910575871.9有效
发明人：李乾男 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2019-06-28 - 公布日： 2023-10-24 - 主分类号： G06F1/12 文献下载
摘要：为了解决现有时钟切换电路可能会在输出时钟上引起毛刺的技术问题，本发明提供了一种多时钟电路及基于该电路产生目标时钟的方法。其中电路包括多个时钟源和一个时钟切换电路；时钟切换电路包括：译码单元、同步单元、复位信号生成单元和时钟输出单元；译码单元用于将各时钟源对应的时钟源选择信号译码成独热码形式的时钟选择信号；同步单元用于通过相应时钟信号，同步各个时钟的时钟选择信号，生成相应时钟的使能信号；每个时钟源对应一个同步单元；复位信号生成单元对时钟的使能信号进行逻辑运算，生成时钟的使能信号所对应的同步单元的复位信号；时钟输出单元对各个时钟的使能信号和相应的时钟进行逻辑处理，输出目标时钟。
一种多时电路基于产生目标时钟方法

[发明专利]3D芯片的存储器修复方法及相关设备-CN202110303967.7有效
发明人：刘承林;宋炜哲 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2021-03-22 - 公布日： 2023-10-13 - 主分类号： G11C29/00 文献下载
摘要：本申请实施例通过提供一种3D芯片的存储器修复方法及相关设备，用于解决目前3D芯片的存储器修复率较低的问题。其中，上述方法包括：根据芯片信息，对目标芯片中每个单芯片的按照存储器类型进行分类，得到第一类型芯片及第二类型芯片，其中，所述目标芯片为至少两个所述单芯片经过堆叠设置得到的3D芯片，所述芯片信息中包含每个所述单芯片中的修复资源信息及失效单元信息，所述第一类型芯片用于表征所述单芯片的存储器中修复资源不足，所述第二类型芯片用于表征所述单芯片的存储器中修复资源富余；通过所述第二类型芯片的剩余修复资源对所述第一类型芯片进行修复。
芯片存储器修复方法相关设备

[发明专利]DRAM存储阵列的修复方法及相关设备-CN202110302568.9有效
发明人：张朝锋;王春娟;王砚 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2021-03-22 - 公布日： 2023-10-13 - 主分类号： G11C29/00 文献下载
摘要：本申请实施例通过提供一种DRAM存储阵列的修复方法及相关设备，用于解决常规的修复过程存在良率缺失的问题。上述方法包括：根据冗余资源和失效超级块，确定所述DRAM存储阵列中的存储块是否满足超级块修复条件，其中，所述超级块修复条件用于判断所述DRAM存储阵列中的冗余资源的数量是否满足所述存储块的失效超级块的修复数量，所述冗余资源和所述失效超级块均属于所述存储块，所述冗余资源为所述存储块中用于修复失效的存储介质，所述存储块中包含有超级块及子块，所述失效超级块为所述存储块中经检测已失效的超级块；若满足所述超级块修复条件，则生成对应的超级块修复方案；根据所述超级块修复方案，对所述DRAM存储阵列中的所述存储块进行修复。
dram 存储阵列修复方法相关设备

[发明专利]校正时钟占空比的电路及其校正控制方法和装置-CN202011611919.6有效
发明人：刘成 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2020-12-30 - 公布日： 2023-09-29 - 主分类号： H03K3/017 文献下载
摘要：本发明涉及存储器芯片时钟校正，具体涉及一种校正时钟占空比的电路及其校正控制方法和装置。该电路包括：时钟延迟校正电路、脉宽生成电路、积分电路、比较器电路和状态机电路；脉宽生成电路、积分电路、比较器电路和状态机电路依次串联在校正输出端和校正控制端之间。本发明将两路上升沿触发信号作为晶体管通断控制信号触发两路电压信号，使比较器电路通过两路电压信号的电压检测值的差异，实现对某一校正四相时钟信号的相位偏移状态量的检测，进而根据该状态量，使状态机电路输出相应的校正控制信号控制时钟延迟校正电路对原始四相时钟信号进行延迟控制，从而实现了对高速时钟的快速准确的时钟空占比校正。
校正时钟电路及其控制方法装置

[发明专利]存储器失效地址的输出方法及相关设备-CN202110303962.4有效
发明人：张朝锋;王春娟 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2021-03-22 - 公布日： 2023-09-29 - 主分类号： G11C29/56 文献下载
摘要：本申请实施例通过提供一种存储器失效地址的输出方法及相关设备，用以解决现有的存储器失效地址输出过程效率较低的问题。上述方法包括：获取目标存储器的结构信息；根据测试数据记录失效信息，测试数据为测试设备对目标存储器测试后得到的失效地址，失效信息包含目标存储器中每个层级包含的失效地址数量；根据失效信息按照层级进行分析，确定目标存储器的失效类型，其中，失效类型包括第一失效类型及第二失效类型，第一失效类型用于表征目标存储器中失效单元按照整个层级失效，第二失效类型用于表征失效单元呈散点分布；根据预设输出策略，按照失效类型选取对应的输出方式进行输出，其中，预设输出策略中包含有每个失效类型对应的输出方式。
存储器失效地址输出方法相关设备

[发明专利]3D逻辑芯片电容电路、存储芯片电容电路及相关设备-CN202011385335.1有效
发明人：于国庆;王嵩 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2020-12-01 - 公布日： 2023-09-26 - 主分类号： G11C5/10 文献下载
摘要：本申请实施例通过提供一种3D逻辑芯片电容电路、存储芯片电容电路及相关设备，其中，上述逻辑芯片电容电路包括：逻辑芯片功能电路和存储芯片复用电容，上述存储芯片复用电容设置在上述逻辑芯片上，可以用于为上述逻辑芯片功能电路的耗电元件提供电荷，其中，上述存储芯片复用电容还可以用于与存储芯片相连接，并为存储芯片功能电路提供电荷。由于逻辑芯片使用了存储芯片中的电容，作为复用电容为逻辑芯片自身的耗电元件提供电荷。非常好的解决了，片上电容单位面积电容值有限的问题，同时节省了原件成本并改善了电源信号的响应及其他功能电路的功能实现。
逻辑芯片电容电路存储相关设备

[发明专利]测试电路、方法及其三维芯片-CN202110465649.0有效
发明人：王帆;李华;黄华 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2021-04-28 - 公布日： 2023-09-19 - 主分类号： G11C29/56 文献下载
摘要：本发明公开一种测试电路、方法及其三维芯片，所述一种测试电路，用于对三维芯片进行测试，所述三维芯片包括逻辑电路、存储阵列及连接所述逻辑电路及所述存储阵列的键合通路，所述键合通路至少包括第一键合通路与第二键合通路，所述逻辑电路包括写控制模块及读控制模块，所述测试电路包括：第一测试模块以及第二测试模块，所述第一测试模块及所述第二测试模块根据第一控制信号及第二控制信号对所述逻辑电路、所述第一键合通路、所述第二键合通路及所述存储阵列分别进行测试。本发明可针对三维芯片的存储阵列、逻辑电路以及键合工艺分别进行测试及良率统计。
测试电路方法及其三维芯片

[发明专利]存储器刷新调节方法、装置、调节电路及存储器件-CN202110618210.7有效
发明人：王小光 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2021-05-31 - 公布日： 2023-09-19 - 主分类号： G11C29/42 文献下载
摘要：本发明公开了一种存储器刷新调节方法、装置、调节电路以及存储器件，通过复用每个存储区域的ECC模块产生的报错信号，分别对每个存储区域中的数据存储错误进行统计；分别检测每个存储区域的累计错误数量是否达到预设阈值，将累计错误数量达到预设阈值的存储区域确定为目标存储区域；将目标存储区域的刷新控制频率从默认频率调整为设定频率，同时启动预设的计时器，并将目标存储区域对应的当前错误统计数量清零；直至计时时间达到预设时长，再将目标存储区域的刷新控制频率恢复为默认频率。这样能够针对存在数据失效风险的存储区域进行刷新效率调整，有利于改善DRAM存储阵列的retention问题。
存储器刷新调节方法装置电路存储器件

[发明专利]一种时钟电路及时钟信号生成方法-CN201911182851.1有效
发明人：贾雪绒 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2019-11-27 - 公布日： 2023-09-19 - 主分类号： H03L7/07 文献下载
摘要：本发明公开了一种时钟电路，包括：第一电感电容型锁相环和第一环形锁相环；所述第一电感电容型锁相环用于对第一输入时钟信号进行倍频处理，生成第一高频时钟信号；所述第一环形锁相环用于对所述第一高频时钟信号进行倍频处理，生成第一目标时钟信号。本发明解决了现有技术中无法提供一种高速、宽频率、低抖动的时钟信号的技术问题。
一种时钟电路信号生成方法

[发明专利]高频电平转换器-CN201911178689.6有效
发明人：梁超;殷鹏 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2019-11-27 - 公布日： 2023-09-15 - 主分类号： H03K19/0185 文献下载
摘要：本发明公开了一种高频电平转换器，所述高频电平转换器包括第一PMOS管、第二PMOS管以及高压输入端，所述高压输入端连接所述第一PMOS管的源极和所述第二PMOS管的源极，所述高频电平转换器还包括第三开关和第四开关；所述第三开关设置在所述第一PMOS管所在的通路中，所述第四开关设置在所述第二PMOS管所在的通路中。本发明提供的高频电平转换器，通过在静态电流通路中加入开关，可以阻断静态电流通路，消除静态电流，从而降低高频电平转换器的功耗。
高频电平转换器

[发明专利]存储器刷新补偿方法、装置、补偿电路及存储器件-CN202110602709.9有效
发明人：王小光 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2021-05-31 - 公布日： 2023-09-15 - 主分类号： G11C29/42 文献下载
摘要：本发明公开了一种存储器刷新补偿方法、装置、补偿电路以及存储器件，通过复用每个存储区域的ECC模块产生的报错信号，分别对每个存储区域中的数据存储错误进行统计；分别检测每个存储区域的累计错误数量是否达到预设阈值，将累计错误数量达到预设阈值的存储区域确定为目标存储区域；将目标存储区域的同步刷新行数从默认行数调整为设定行数，同时启动对刷新指令的计数，并将目标存储区域对应的当前错误统计数量清零；直至刷新指令的累计数量达到目标值，再将目标存储区域的同步刷新行数恢复到默认行数，这样能够针对存在数据失效风险的存储区域进行刷新补偿，有利于改善DRAM存储阵列的retention问题。
存储器刷新补偿方法装置电路存储器件

[发明专利]一种优化tRCD参数的方法-CN201710349534.9有效
发明人：亚历山大 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2017-05-17 - 公布日： 2023-09-12 - 主分类号： G11C16/26 文献下载
摘要：本发明涉及一种回写方法和一种存储器。所述回写方法包括：步骤a:通过第一级灵敏放大器将位线和参考位线之间的电压差放大，之后将经放大的电压差数据传输到局部数据线上；步骤b：将步骤a中经放大的电压差数据从局部数据线送入第二级灵敏放大器，通过第二级灵敏放大器对步骤a中经放大的电压差数据进行放大并锁存；步骤c：将步骤b中经放大并锁存的电压差数据回写到局部数据线上；其中，步骤c发生在列选信号CSL有效时。正确数据的回写阻止了灵敏放大器中的错误翻转，并且还能帮助灵敏放大器很快地把错误翻转的值拉回到正确值上，以消除列选信号开启带来的噪声对位线和参考位线及SA的影响。
一种优化 trcd 参数方法

[发明专利]一种三维芯片、芯片单元、可靠性测试方法及相关设备-CN202210176452.X在审
发明人：柴泾睿;马斌;殷鹏;高旭东 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2022-02-24 - 公布日： 2023-09-05 - 主分类号： G01R31/28 文献下载
摘要：本申请公开一种三维芯片、芯片单元、可靠性测试方法及相关设备，涉及芯片技术领域，能够评估相邻两个芯片之间键合结构的可靠性能。三维芯片，包括：至少两个芯片单元，所述芯片单元包括介质层、穿设于所述介质层的键合结构；所述至少两个芯片单元的所述键合结构键合连接，以形成三维键合结构，以使所述至少两个芯片单元形成三维芯片；其中，所述芯片单元远离所述三维键合结构的一侧设置有测试结构，所述测试结构连接所述介质层，所述测试结构用于传导电荷，且所述测试结构还用于连接电信号测试仪，以使任意两个所述芯片单元上的所述测试结构通过所述电信号测试仪形成漏电流测试回路。
一种三维芯片单元可靠性测试方法相关设备

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 497 条