|
|
钻瓜专利网为您找到相关结果 1779个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体结构及其制作方法-CN202211043526.9在审
-
唐怡
-
长鑫存储技术有限公司
-
2022-08-29
-
2022-12-02
-
H01L27/108
- 本公开实施例涉及半导体领域，提供一种半导体结构及其制作方法，结构包括：基底及形成于基底上的多个半导体柱，半导体柱沿第一方向延伸，且沿第二方向和第三方向上排列，半导体柱包括沟道区、源极和漏极，源极和漏极位于沟道区的相对两侧；字线，至少覆盖部分半导体柱的沟道区，字线沿第二方向延伸，且沿第二方向上，多个半导体柱连接同一字线；位线，连接半导体柱的源极或者漏极中的一者，位线沿第三方向延伸，且沿第三方向上，多个半导体柱连接同一位线；电荷存储单元，连接半导体柱的源极或者漏极中的另一者，电荷存储单元沿第一方向延伸；其中，至少有两个位线所连接的半导体柱的数量不同，以降低半导体结构中的寄生电容。
- 半导体结构及其制作方法
- [发明专利]半导体结构及其制造方法-CN202110610991.5在审
-
乔梦竹;郑悦文
-
长鑫存储技术有限公司
-
2021-06-01
-
2022-12-02
-
H01L27/108
- 本发明实施例提供一种半导体结构及其制造方法，半导体结构包括：衬底；位于衬底上的有源区阵列及隔离结构，有源区阵列包括若干沿第一方向延伸的错位排列的有源区，隔离结构包括在第一方向上相邻有源区之间的跨越区以及垂直第一方向上的错位相邻的有源区之间的邻近区；若干字线，字线包括穿过有源区且沿第二方向延伸的字线主体部、位于邻近区内并与字线主体部相连的第一凸部以及位于跨越区内的第二凸部和跨越部；其中，第二凸部与字线主体部相连，跨越部位于第二凸部远离字线主体部的一侧且与第二凸部相连，第二凸部在衬底表面的正投影面积与跨越部在衬底表面的正投影面积不同。本发明实施例有利于提高半导体结构的性能。
- 半导体结构及其制造方法
- [实用新型]半导体装置-CN202221599988.4有效
-
童宇诚;张钦福
-
福建省晋华集成电路有限公司
-
2022-06-22
-
2022-12-02
-
H01L27/108
- 本实用新型公开了半导体装置，包括衬底、存储节点焊盘、支撑结构、电容结构以及绝缘填充层。存储节点焊盘设置在衬底上。支撑结构设置在衬底上，并包括由下而上依序设置的第一支撑层以及第二支撑层。电容结构设置在衬底上，并包括依序堆迭的底电极层、电容电介质层以及顶电极层，其中，底电极层包括具有对称柱状结构的第一底电极层、以及具有不对称柱状结构的第二底电极层，第一底电极层以及第二底电极层分别具有朝着水平方向延伸的至少一水平延伸部，藉此，底电极层可更为稳固地设置于支撑结构上，达到更为优化的功能与效果。
- 半导体装置
- [发明专利]半导体结构-CN202211080941.1在审
-
邵光速
-
长鑫存储技术有限公司
-
2022-09-05
-
2022-11-29
-
H01L27/108
- 本公开实施例涉及半导体领域，提供一种半导体结构，包括：位线沿第一方向延伸，字线沿第二方向延伸，第一方向为垂直基底表面的方向或平行于基底表面的方向中的一者，第二方向为垂直于基底表面的方向或平行于基底表面的方向中的另一者；第一有源柱包括沿第三方向依次排布的第一区以及第二区，第二有源柱包括沿第三方向依次排布的第三区以及第四区，第二区与第三区沿平行于基底表面的方向正对；部分存储结构环绕第一有源柱的第一区，部分位线与第二区远离存储结构的一端电连接；部分存储结构环绕第二有源柱的第四区，部分位线与第三区远离存储结构的一端电连接。本公开实施例提供的半导体结构至少可以降低寄生电容以及提高集成度。
- 半导体结构
- [发明专利]半导体结构及其制造方法-CN202110577995.8在审
-
肖德元
-
长鑫存储技术有限公司
-
2021-05-26
-
2022-11-29
-
H01L27/108
- 本发明实施例提供一种半导体结构及其制造方法，半导体结构包括：基底，基底内具有金属位线，且基底露出金属位线表面；半导体通道，半导体通道位于金属位线的部分表面，在沿基底指向金属位线的方向上，半导体通道包括依次排列的第一掺杂区、沟道区以及第二掺杂区，第一掺杂区与金属位线相接触；字线，字线环绕沟道区设置；介质层，介质层位于金属位线与字线之间，且还位于字线远离基底的一侧；平面电容，平面电容包括堆叠设置的下电极层、电容介质层以及上电极层，下电极层与第二掺杂区远离沟道区的一侧相接触。本发明实施例有利于提高半导体结构的集成密度，以及降低半导体结构工作时的功耗。
- 半导体结构及其制造方法
- [发明专利]半导体结构及半导体结构制作方法-CN202110579403.6在审
-
刘志拯
-
长鑫存储技术有限公司
-
2021-05-26
-
2022-11-29
-
H01L27/108
- 本发明实施例属于半导体制作技术领域，涉及一种半导体结构及半导体结构制作方法，用于解决导电物在绝缘层上容易发生扩散，以形成对电路/器件的泄露路径，降低连接柱的隔离性能的问题。该半导体结构，膜层结构背离基底的一侧设置有布线层，基底背离膜层结构的一侧设置延伸至布线层的连接孔，连接孔的孔壁上设置有绝缘层；绝缘层上设置有阻挡环，阻挡环的中心线线连接孔的中心线共线设置，阻挡环的扩散性小于布线层的扩散性；连接孔内设置有与布线层接合的连接柱。通过设置阻挡环，在沿连接孔蚀刻部分布线层之后，阻挡环可以阻止因蚀刻而溅射形成的导电物向外扩散，进而避免形成电路/器件的泄露路径，提高了连接柱的隔离性能。
- 半导体结构制作方法
- [发明专利]读出电路版图、结构以及存储器版图-CN202110580308.8在审
-
杨正杰
-
长鑫存储技术有限公司
-
2021-05-26
-
2022-11-29
-
H01L27/108
- 本申请实施例提供一种读出电路版图、结构以及存储器版图，读出电路版图包括：沿预设方向排布设置的读出放大模块，第一处理模块和第二处理模块，其中，读出放大模块用于读出位线的电压，第一处理模块和第二处理模块至少用于对读出放大模块的输出信号进行噪声消除；第一处理模块包括：沿预设方向排布的第一偏移消除区、第一隔离区和均衡区；第二处理模块包括：沿预设方向排布的预充电区、第二隔离区和第二偏移消除区；其中，第一偏移消除区的有源图案、第一隔离区的有源图案和均衡区的有源图案相互分立设置，预充电区的有源图案、第二隔离区的有源图案和第二偏移消除区的有源图案相互分立设置，以减少存储器在读出过程中的时序失配的影响。
- 读出电路版图结构以及存储器
- [发明专利]存储器及存储器的制作方法-CN202110580689.X在审
-
王路广
-
长鑫存储技术有限公司
-
2021-05-26
-
2022-11-29
-
H01L27/108
- 本发明提供一种存储器及存储器的制作方法，涉及存储设备技术领域，用于解决存储器良率较低的技术问题。该存储器包括：基底，基底包括核心区和设置在核心区外的外围区；设置在核心区上的第一电容结构，第一电容结构包括多个电容器和覆盖多个电容器的第一导电层；设置在外围区上的外围电路；覆盖第一导电层的第一介质层；覆盖第一介质层的第二导电层，且第二导电层与外围电路电连接。通过在存储器中形成与电容器电连接的稳压电容结构，稳压电容结构为电容器提供持续稳定的电压，无需形成相关技术中的第一接触窗和第二接触窗，即无需开窗，从而避免了第一接触窗或第二接触窗出现未开窗或者过刻蚀现象，提高了存储器的良率。
- 存储器制作方法
- [实用新型]半导体存储器-CN202221918981.4有效
-
张钦福;颜逸飞;冯立伟
-
福建省晋华集成电路有限公司
-
2022-07-22
-
2022-11-29
-
H01L27/108
- 本申请公开一种半导体存储器，能够提高所述半导体存储器的出厂良率，延长所述半导体存储器的使用寿命。所述半导体存储器包括：衬底；多根位线，平行设置于衬底上；多个虚拟位线，平行于所述位线长度方向，设置于衬底上，位于所述位线的外围，且所述虚拟位线在第一方向上的宽度大于所述位线在第一方向上的宽度，所述第一方向垂直于所述位线长度方向，并平行于所述衬底表面；多个接触窗，交错的设置于所述位线以及所述虚拟位线在长度方向上的两端，每一位线和虚拟位线均通过一所述接触窗获取外界电位，或将自身电位引出至外界，且任意两个在所述第一方向上相邻的所述接触窗的距离相等。
- 半导体存储器
|
