“占康澍”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果43个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构制备方法及半导体结构-CN202111027788.1有效
发明人：宛强;占康澍;夏军;李森;刘涛;徐朋辉 -专利权人：长鑫存储技术有限公司
申请日： 2021-09-02 - 公布日： 2023-10-27 - 主分类号： H10B12/00 文献下载
摘要：本发明提供一种半导体结构的制备方法及半导体结构，应用于集成电路制造领域，本发明半导体结构的制备方法能够避免在图案转移的过程中，掩膜层侧壁形成弓形弯曲，进而避免后续形成的电接触结构之间形成连接桥，提高半导体结构的性能。另外，本发明制备方法还利用第一隔离条与第二隔离条来间接界定接触孔的位置，从而避免利用凸台来界定接触孔的位置，避免了对准偏移，大大提高了对准精度。
半导体结构制备方法

[发明专利]半导体结构、半导体结构的制备方法及制备装置-CN202310843560.2在审
发明人： 占康澍 -专利权人：长鑫存储技术有限公司
申请日： 2023-07-10 - 公布日： 2023-10-10 - 主分类号： H01L21/308 文献下载
摘要：本申请涉及一种半导体结构、半导体结构的制备方法及制备装置。该半导体结构的制备方法包括：于衬底上沿垂直于衬底的方向形成掩膜材料层及图形化牺牲层，图形化牺牲层包括间隔设置的多个牺牲图形；形成侧墙结构，侧墙结构包括覆盖于牺牲图形侧壁的第一部分及覆盖于暴露出的掩膜材料层表面的第二部分；第二部分上形成有填充介质层，填充介质层填充相邻第一部分之间的间隔；去除侧墙结构的第一部分且保留第二部分；基于牺牲图形及填充介质层刻蚀侧墙结构的第二部分及掩膜材料层。该半导体结构的制备方法有利于避免半导体结构出现线摆动缺陷，提升制备方法的生产良率以及半导体结构的使用可靠性。
半导体结构制备方法装置

[发明专利]存储器的制作方法及存储器-CN202110297346.2有效
发明人：刘涛;夏军;占康澍;李森;宛强;徐朋辉 -专利权人：长鑫存储技术有限公司
申请日： 2021-03-19 - 公布日： 2023-06-06 - 主分类号： H10B12/00 文献下载
摘要：本发明提供一种存储器的制作方法及存储器，涉及存储设备技术领域，用于解决存储器的良率较低的技术问题。该存储器的制作方法包括：提供基底，基底中形成有电容接触垫；在基底上形成叠层结构；叠层结构包括形成在基底上的第一叠层结构和形成在第一叠层结构上的第二叠层结构；在第二叠层结构内形成第一通孔；在第一通孔的侧壁形成保护层，位于第一通孔内的保护层围设形成第二通孔；沿第二通孔刻蚀所述第一叠层结构，形成第三通孔，且所述第三通孔暴露出所述电容接触垫。通过保护层保护第一通孔的侧壁，减少或者避免后续刻蚀气体或者刻蚀液体损伤第一通孔的侧壁，以减少或者避免第一通孔的侧壁弯曲甚至第一通孔刻穿，提高存储器的良率。
存储器制作方法

[发明专利]柱状电容器阵列结构制备方法及半导体结构-CN202110973338.5在审
发明人：宛强;占康澍;夏军 -专利权人：长鑫存储技术有限公司
申请日： 2021-08-24 - 公布日： 2023-05-16 - 主分类号： H10B12/00 文献下载
摘要：本发明提供一种柱状电容器阵列结构的制备方法及半导体结构，所述制备方法在去除掩膜层之前利用光刻胶层的填充，将所述外围区域的掩膜层与所述阵列区域的掩膜层的厚度调整为相同，从而避免由于掩膜层厚度不同而对顶层支撑层的厚度产生影响，造成顶层支撑层的损失。另外，本发明制备方法还形成第三牺牲层及辅助层，以对顶层支撑层进行双重保护，防止所述顶层支撑层在后续工艺过程中被减薄，以增大顶层支撑层的支撑力度，从而进一步避免由于顶层支撑层支撑力度不够而导致柱状电容倾斜的情况发生。
柱状电容器阵列结构制备方法半导体

[发明专利]半导体结构的制备方法和半导体结构-CN202110476539.4有效
发明人：宛强;占康澍;夏军;李森;徐朋辉;刘涛 -专利权人：长鑫存储技术有限公司
申请日： 2021-04-29 - 公布日： 2023-04-11 - 主分类号： H01L21/28 文献下载
摘要：本发明提供一种半导体结构的制备方法和半导体结构，涉及半导体技术领域，旨在解决半导体的外围电路中晶体管稳定性较低的问题。该半导体的制备方法包括提供基底；基底中具有有源区；在基底上形成栅极层；在栅极层的外周形成隔离结构；在远离栅极层的方向上，隔离结构至少包括中空部和隔离部；在栅极层和隔离结构的顶表面上形成绝缘结构；形成接触插塞；接触插塞穿设绝缘结构，接触插塞靠近基底的一端与有源区电连接，接触插塞位于隔离结构的远离栅极层的一侧；形成导电层；导电层与接触插塞远离基底的一端电连接。本发明能够有效提高半导体结构中晶体管的稳定性，提升半导体结构的工作性能。
半导体结构制备方法

[发明专利]电容结构及其形成方法和存储器-CN202110807908.3在审
发明人： 占康澍;宛强;徐朋辉;刘涛;李森;夏军 -专利权人：长鑫存储技术有限公司
申请日： 2021-07-16 - 公布日： 2023-02-07 - 主分类号： H10N97/00 文献下载
摘要：本申请公开了一种电容结构及其形成方法和存储器，该方法包括：提供衬底；在所述衬底上堆叠形成电极支撑结构，所述电极支撑结构至少包括顶部的第一支撑层，在所述电极支撑结构内间隔形成电容孔，所述电容孔垂直于所述衬底表面的方向向上延伸；所述电容孔内形成电极柱以及由所述电极柱延伸至所述第一支撑层上表面的电极层；去除所述电极层；去除所述第一支撑层；在所述电极支撑结构的顶部形成介质层，所述介质层覆盖所述电极柱的顶部，且电极柱的顶部的外周壁与介质层连接。通过介质层覆盖电极柱的顶部，使得介质层与电极柱的外周壁之间无间隙，介质层可以完全固定住电极柱的顶部，可防止电极柱发生倾斜变形，使得电极柱不易发生脱落现象。
电容结构及其形成方法存储器

[发明专利]电容阵列结构及其形成方法-CN202110759810.5在审
发明人：刘洋浩;夏军;占康澍;李森;宛强;刘涛;徐朋辉 -专利权人：长鑫存储技术有限公司
申请日： 2021-07-05 - 公布日： 2023-01-24 - 主分类号： H10B12/00 文献下载
摘要：本发明涉及集成电路技术领域，尤其涉及一种电容阵列结构及其形成方法。所述电容阵列结构的形成方法包括如下步骤：形成基底，所述基底包括衬底、位于所述衬底上的堆叠结构、以及位于所述堆叠结构上的掩模层，所述掩模层中具有沿垂直于所述衬底的方向贯穿所述掩模层的刻蚀窗口；沿所述刻蚀窗口刻蚀所述堆叠结构，形成沿垂直于所述衬底的方向贯穿所述堆叠结构的电容孔；形成填充满所述电容孔和所述刻蚀窗口、并覆盖所述掩模层顶面的导电层；去除所述堆叠结构顶面的所述导电层和所述掩模层，残留于所述电容孔内的所述导电层形成下电极。本发明避免了在去除所述掩模层的过程中电容孔特征尺寸的异常增大，确保了形成的下电极的特征尺寸。
电容阵列结构及其形成方法

[发明专利]图案的形成方法-CN202110814383.6在审
发明人：宛强;夏军;占康澍;徐朋辉;刘涛;李森 -专利权人：长鑫存储技术有限公司
申请日： 2021-07-19 - 公布日： 2023-01-24 - 主分类号： H01L21/027 文献下载
摘要：本申请实施例提供一种图案的形成方法，包括：提供衬底，所述衬底的表面形成有图形化的光刻胶层；基于所述光刻胶层，形成隔离侧墙，其中，所述隔离侧墙包括靠近所述光刻胶层的第一侧墙和远离所述光刻胶层的第二侧墙；在任意相邻两个隔离侧墙之间形成核心材料层；去除所述第二侧墙，形成由所述第一侧墙和所述核心材料层组成的所述图案。通过本申请，能够解决相关技术中侧墙厚度降低所导致的刻蚀过程聚合物堵塞的问题，能够精确地形成最终的图案。
图案形成方法

[发明专利]半导体结构及其形成方法-CN202211387586.2在审
发明人：李森;夏军;占康澍;宛强;刘涛 -专利权人：长鑫存储技术有限公司
申请日： 2022-11-07 - 公布日： 2023-01-17 - 主分类号： H01L21/3213 文献下载
摘要：本公开实施例提供一种半导体结构及其形成方法，其中，所述方法包括：提供衬底；在所述衬底上形成第一金属图案层；通过金属辅助化学刻蚀工艺刻蚀所述衬底，以定义有源区。
半导体结构及其形成方法

[发明专利]半导体结构及电容器结构的形成方法-CN202211340286.9在审
发明人：刘涛;夏军;占康澍;李森;徐朋辉;宛强 -专利权人：长鑫存储技术有限公司
申请日： 2022-10-28 - 公布日： 2023-01-10 - 主分类号： H01L23/64 文献下载
摘要：本公开实施例提供一种半导体结构及电容器结构的形成方法，所述方法包括：提供第一基底；其中，所述第一基底依次包括：底部支撑层、具有下电极贯穿的第一牺牲层和掩膜层；所述下电极的表面与所述掩膜层齐平且与所述底部支撑层中的电容接触垫连接；刻蚀所述第一牺牲层至预设第一厚度，形成第二牺牲层；在所述第二牺牲层上形成中间支撑层和顶部支撑层，以形成电容器结构。
半导体结构电容器形成方法

[发明专利]半导体结构及其制作方法-CN202110758568.X在审
发明人：宛强;占康澍;夏军;刘涛;徐朋辉;李森 -专利权人：长鑫存储技术有限公司
申请日： 2021-07-05 - 公布日： 2023-01-10 - 主分类号： H10B12/00 文献下载
摘要：本公开提供了一种半导体结构及其制作方法，其中，半导体结构的制作方法包括：提供初始结构，初始结构包括电容接触区和位于电容接触区上的目标层；在目标层内形成第一下电极结构，第一下电极结构至少与部分电容接触区连接；在目标层内形成与第一下电极结构连接的第二下电极结构。本公开的半导体结构的制作方法，在目标层内形成第一下电极结构和第二下电极结构，增加了下电极的外表面面积，增加了半导体结构的电荷存储能力。
半导体结构及其制作方法

[发明专利]半导体结构及其形成方法-CN202110604226.2在审
发明人：刘洋浩;夏军;宛强;占康澍;李森;刘涛;徐朋辉 -专利权人：长鑫存储技术有限公司
申请日： 2021-05-31 - 公布日： 2022-12-16 - 主分类号： H01L21/8242 文献下载
摘要：本发明实施例提供一种半导体结构及其形成方法，形成方法包括：提供基底，在基底上形成介质层；在介质层上形成图形化的第一掩膜层，第一掩膜层内具有多个初始第一通孔；以第一掩膜层为掩膜，刻蚀介质层，在介质层内形成第一通孔，第一通孔与初始第一通孔正对；在介质层上形成图形化的第二掩膜层，第二掩膜层内具有多个初始第二通孔，初始第二通孔在基底表面的正投影与第一通孔在基底表面的正投影相互间隔；以第二掩膜层为掩膜，刻蚀介质层，在介质层内形成第二通孔，第二通孔与初始第二通孔正对；以具有第一通孔和第二通孔的介质层为掩膜，刻蚀基底，在基底内形成沟槽。本发明实施例有利于提高半导体结构的性能。
半导体结构及其形成方法

[发明专利]半导体结构的制备方法-CN202110609910.X在审
发明人：宛强;夏军;占康澍;李森;刘涛;徐朋辉;刘浩 -专利权人：长鑫存储技术有限公司
申请日： 2021-06-01 - 公布日： 2022-12-06 - 主分类号： H01L21/8242 文献下载
摘要：本发明涉及一种半导体结构的制备方法，包括：提供衬底；在所述衬底上形成由下至上依次叠置的第一接触层、牺牲层及第一掩膜层；在所述第一掩膜层上形成第一图形；在所述第一图形的侧壁形成第一侧壁图形；基于所述第一图形和所述第一侧壁图形对所述第一掩膜层图形化；去除所述第一图形和所述第一侧壁图形；基于图形化后的所述第一掩膜层对所述牺牲层图形化，以在所述牺牲层中形成第一沟槽；在所述第一沟槽内形成第二接触图形；去除所述牺牲层；基于所述第二接触图形对所述第一接触层图形化以形成位线接触结构。上述半导体结构的制备方法能够避免后续所形成的位线接触结构之间桥接。
半导体结构制备方法

[发明专利]存储器的制作方法及存储器-CN202110579258.1在审
发明人：宛强;夏军;占康澍;刘涛;徐朋辉;李森 -专利权人：长鑫存储技术有限公司
申请日： 2021-05-26 - 公布日： 2022-11-29 - 主分类号： H01L21/8242 文献下载
摘要：本发明提供一种存储器的制作方法及存储器，涉及存储设备技术领域，用于解决第一极板易损伤、存储器的良品率低的技术问题。该制作方法包括：在基底上形成叠层结构，叠层结构包括交替设置的牺牲层和支撑层，叠层结构顶层为支撑层，且位于两个牺牲层之间的支撑层设有中间孔，中间孔内填充有牺牲材料；形成贯穿叠层结构的电容孔；在电容孔的孔壁和孔底形成第一极板；去除叠层结构顶层的支撑层中与中间孔相对的区域，形成暴露牺牲层的电容打开孔；通过电容打开孔，去除所有牺牲层和所有牺牲材料。牺牲层和牺牲材料可以通过一次刻蚀去除，无需逐层打开支撑层，减少形成第一极板后对支撑层的刻蚀，降低第一极板损伤的可能性，提高存储器的良品率。
存储器制作方法

[发明专利]一种半导体结构及其制作方法-CN202110583024.4在审
发明人：宛强;夏军;占康澍;徐朋辉;李森;刘涛 -专利权人：长鑫存储技术有限公司
申请日： 2021-05-27 - 公布日： 2022-11-29 - 主分类号： H01L27/108 文献下载
摘要：本公开是关于一种半导体结构及其制作方法，其中，半导体结构包括：衬底；电容接触结构，位于衬底内，电容接触结构具有容置部，容置部包括容置体和至少一个容置口；电容结构，包括下电极，下电极包括至少一个插入部，插入部与容置口对应设置，插入部位于容置口中，容置体与插入部连接。本公开中，电容结构与电容接触结构形成插入式连接，增加了电容结构与电容接触结构的接触面积，提升了电容结构与电容接触结构之间的连接可靠性，同时，提高了电容结构的稳定性。
一种半导体结构及其制作方法

1
2
3
下一页»
尾页
共 43 条