专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1779个,建议您升级VIP下载更多相关专利
  • [发明专利]半导体存储器件-CN202210649266.3在审
  • 金恩靓;金铉用;李相昊;安容奭;崔宰福 - 三星电子株式会社
  • 2022-06-09 - 2022-12-23 - H01L27/108
  • 提供了一种半导体存储器件,该半导体存储器件包括:器件隔离图案,在基板中并限定彼此间隔开的第一有源部分和第二有源部分,其中第一有源部分的中心邻近第二有源部分的端部;跨越第一有源部分的中心的位线;在位线和第一有源部分之间的位线接触;以及在第二有源部分的该端部上的第一存储节点焊盘。第一存储节点焊盘包括第一焊盘侧壁和第二焊盘侧壁。第一焊盘侧壁邻近位线接触。第二焊盘侧壁与第一焊盘侧壁相反。当在平面图中观看时,第二焊盘侧壁在远离位线接触的方向上是凸起的。
  • 半导体存储器件
  • [发明专利]具有虚设栅极结构的半导体器件-CN202210287147.8在审
  • 姜钟仁 - 三星电子株式会社
  • 2022-03-22 - 2022-12-20 - H01L27/108
  • 一种半导体器件包括:衬底,所述衬底包括单元区域和围绕所述单元区域的界面区域,所述衬底包括在所述单元区域中限定有源区的器件隔离层并且在所述界面区域中包括区域隔离层;栅极结构,所述栅极结构在所述单元区域中在第一水平方向上延伸,所述栅极结构被掩埋在所述衬底中并且与所述有源区相交;位线结构,所述位线结构与所述栅极结构相交并且在与所述第一水平方向相交的第二水平方向上延伸;以及多个虚设栅极结构,所述多个虚设栅极结构在所述界面区域中在所述第一水平方向上延伸并且在所述第二水平方向上彼此间隔开。所述多个虚设栅极结构被掩埋在所述区域隔离层中并且在所述第二水平方向上与所述栅极结构间隔开。
  • 具有虚设栅极结构半导体器件
  • [发明专利]半导体装置-CN202210485599.7在审
  • 崔峻荣;金荣祐;金台勳;韩相然 - 三星电子株式会社
  • 2022-05-06 - 2022-12-20 - H01L27/108
  • 提供了一种半导体装置。所述半导体装置包括:基底,包括单元区域和外围电路区域;导电结构,在单元区域和外围电路区域上,导电结构在与基底的上表面平行的第一方向上延伸;栅极结构,在外围电路区域上,栅极结构在第一方向上与导电结构间隔开;间隔件,接触栅极结构的侧壁;以及第一覆盖图案,接触导电结构的在第一方向上的端部的侧壁以及间隔件的侧壁,其中,间隔件和第一覆盖图案包括不同的绝缘材料。
  • 半导体装置
  • [发明专利]半导体器件及制造其的方法-CN201711180587.9有效
  • 朴志雄;李垣哲 - 三星电子株式会社
  • 2017-11-23 - 2022-12-20 - H01L27/108
  • 本发明涉及半导体器件及制造其的方法。提供一种半导体器件。该半导体器件包括:衬底,其包括包含第一区域和第二区域的单元区域以及比邻近第一区域更邻近第二区域的周边区域;分别设置在第一区域和第二区域中的第一下电极和第二下电极;分别设置在第一下电极和第二下电极的外壁上的第一下支撑图案和第二下支撑图案;上支撑图案,其设置在第一下电极和第二下电极的外壁上,并且在第一下支撑图案和第二下支撑图案上且与第一下支撑图案和第二下支撑图案间隔开;电介质层,其设置在第一下电极和第二下电极、第一下支撑图案和第二下支撑图案以及上支撑图案的表面上;以及上电极,其设置在电介质层的表面上,其中第一下支撑图案的厚度小于第二下支撑图案的厚度。
  • 半导体器件制造方法
  • [发明专利]具有与存取装置耦合的主体连接线的设备-CN201880015646.3有效
  • D·C·潘迪;刘海涛;C·穆利;S·D·唐 - 美光科技公司
  • 2018-02-13 - 2022-12-20 - H01L27/108
  • 一些实施例包含一种具有与竖直延伸半导体柱相关联的晶体管的设备。所述晶体管包含位于所述竖直延伸半导体柱内的上部源极/漏极区域、位于所述竖直延伸半导体柱内的下部源极/漏极区域及位于所述竖直延伸半导体柱内且介于所述上部与下部源极/漏极区域之间的沟道区域。所述晶体管还包含沿着所述沟道区域的栅极。字线与所述晶体管的所述栅极耦合。数字线与所述晶体管的所述下部源极/漏极区域耦合。可编程装置与所述晶体管的所述上部源极/漏极区域耦合。主体连接线位于所述字线上方且与所述字线平行地延伸。所述主体连接线具有穿透到所述竖直延伸半导体材料柱中的横向边缘。所述主体连接线具有不同于所述半导体材料柱的组成。
  • 具有存取装置耦合主体连接线设备
  • [发明专利]半导体存储器件-CN201710673839.5有效
  • 金恩靓;金熙中;金根楠;金大益;金奉秀;黄有商 - 三星电子株式会社
  • 2017-08-07 - 2022-12-20 - H01L27/108
  • 本公开提供了半导体存储器件。一种半导体存储器件包括:字线,在半导体基板中在第一方向上延伸;位线结构,在字线之上跨过并在交叉第一方向的第二方向上延伸;以及接触焊盘结构,在平面图中在字线之间且在位线结构之间。间隔物结构在位线结构与接触焊盘结构之间延伸。间隔物结构包括沿着位线结构的侧壁在第二方向上延伸的第一空气间隙以及围绕每个接触焊盘结构并且联接到第一空气间隙的第二空气间隙。
  • 半导体存储器件
  • [发明专利]具有接触插塞的半导体器件-CN202210386239.1在审
  • 崔祐荣;吴周城;黄有商 - 三星电子株式会社
  • 2022-04-13 - 2022-12-16 - H01L27/108
  • 一种半导体器件,包括:衬底,包括具有第一有源区的单元区域和具有第二有源区的外围电路区域;直接接触,接触单元区域中的第一有源区;位线结构,设置在直接接触上;电容器结构,电连接到第一有源区;栅极结构,设置在外围电路区域中的第二有源区上;下布线层,与栅极结构相邻地设置并电连接到第二有源区;上布线层,设置在下布线层上;布线绝缘层,设置在下布线层和上布线层之间;以及上接触插塞,连接到下布线层和上布线层中的至少一个并且延伸穿过布线绝缘层。
  • 具有接触半导体器件
  • [发明专利]半导体结构-CN202211215897.0在审
  • 邵光速 - 长鑫存储技术有限公司
  • 2022-09-30 - 2022-12-16 - H01L27/108
  • 本公开实施例涉及半导体领域,提供一种半导体结构,包括:衬底及位于衬底上的阵列结构;阵列结构包括第一晶体管阵列和第二晶体管阵列,第一晶体管阵列包括多个第一半导体柱,第二晶体管阵列包括多个第二半导体柱;存储结构,位于第一晶体管阵列与第二晶体管阵列之间;存储结构包括多个第一电容和多个第二电容,第一电容包括与第一半导体柱顶面电接触的第一电极,第二电容包括与第二半导体柱底面电接触的第二电极,第一电容和第二电容之间设有共用电极;引线结构,引线结构包括至少一个电极引线,电极引线与共用电极电接触,且电极引线在衬底表面的正投影与阵列结构在衬底表面的正投影不重合,以提高半导体结构的集成密度,降低电容引线的难度。
  • 半导体结构
  • [发明专利]半导体结构及其制作方法-CN201910882878.5有效
  • 不公告发明人 - 长鑫存储技术有限公司
  • 2019-09-18 - 2022-12-16 - H01L27/108
  • 本发明涉及一种半导体结构及其制作方法。该方法包括:提供衬底;在所述衬底中形成位线接触孔;在所述位线接触孔内表面形成第一导电层;在所述第一导电层上形成第二导电层,其中,所述第一导电层的刻蚀速率大于所述第二导电层的刻蚀速率;刻蚀所述第一导电层和所述第二导电层形成位线插塞。由于第一导电层的刻蚀速率大于第二导电层的刻蚀速率,因此可以在较短的时间内完成既定深度的沟槽的刻蚀,然后在沟槽中通过填充隔离材料可以防止发生漏电情况,并降低第二导电层的损耗,避免第二导电层因过度刻蚀而变得狭小。
  • 半导体结构及其制作方法
  • [实用新型]半导体存储器件-CN202222323561.8有效
  • 永井享浩 - 福建省晋华集成电路有限公司
  • 2022-09-01 - 2022-12-16 - H01L27/108
  • 本实用新型公开了一种半导体存储器件,包括衬底,电阻结构,位线结构,与位线触点。衬底包括有源区与多个绝缘区。电阻结构设置在绝缘区上,并包括第一半导体层,第一盖层,与第一间隙壁。位线结构设置在衬底上、横跨有源区与绝缘区,并包括第二半导体层,第一导电层,第二盖层,与第二间隙壁。位线触点设置在衬底内并部分伸入第二半导体层,其中,位线触点与第一半导体层包括彼此相同的半导体材质。由此,可在简化制作工艺的前提下形成兼具结构可靠度与稳定表面电阻值的电阻器。
  • 半导体存储器件
  • [发明专利]半导体存储器件及其制造方法-CN202210650583.7在审
  • 金承焕 - 爱思开海力士有限公司
  • 2022-06-09 - 2022-12-13 - H01L27/108
  • 一种半导体存储器件及其制造方法。该半导体存储器件包括:晶体管,在平行于衬底的方向上横向延伸并包括衬底上方的有源层,有源层具有第一端部和第二端部;位线接触节点,分别形成在有源层的第一端部的上表面和下表面上;位线侧欧姆接触件,垂直延伸并连接到有源层的第一端部和位线接触节点;位线,在垂直于衬底的方向上延伸并连接到位线侧欧姆接触件;以及电容器,连接到有源层的第二端部。
  • 半导体存储器件及其制造方法
  • [发明专利]半导体存储器件及其制造方法-CN202210652796.3在审
  • 金承焕 - 爱思开海力士有限公司
  • 2022-06-08 - 2022-12-13 - H01L27/108
  • 本发明涉及一种半导体存储器件及其制造方法。半导体存储器件包括:有源层,其与衬底间隔开,在平行于衬底的方向上延伸,以及包括沟道;位线,其在垂直于衬底的方向上延伸以及接触有源层的第一端部;电容器,其接触所述有源层的第二端部;字线,其包括与位线相邻的高功函数电极和与电容器相邻的低功函数电极,低功函数电极具有比高功函数电极更低的功函数;第一栅介电层,其设置在低功函数电极与有源层之间;以及第二栅介电层,其设置在高功函数电极与有源层之间,第二栅介电层比第一栅介电层更薄。
  • 半导体存储器件及其制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top