“阱结构”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果9484980个，建议您升级VIP下载更多相关专利

[发明专利]电压保护电路-CN202110817625.7有效
发明人：韦敏侠 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2021-07-20 - 公布日： 2023-08-18 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种电压保护电路，包括由N个两端连接的PMOS串联而成PMOS串联结构；各PMOS的包括N阱、形成于N阱表面的栅极结构、形成于栅极结构的第一侧的源区和N阱接触区以及第二侧的漏区；在各PMOS的N阱的周侧环绕由P阱，在P阱的表面形成有P阱接触区；各N阱和邻近的P阱之间形成寄生二极管，第N级的PMOS的寄生二极管为第一寄生二极管，第一寄生二极管承受的电压最大；PMOS串联结构的耐压为各PMOS的耐压和；通过调节第一寄生二极管对应的N阱接触区和P阱接触区之间的第一间距调节第一寄生二极管的耐压，且保证第一寄生二极管的耐压大于PMOS串联结构的耐压。本发明能确保寄生二极管的耐压大于PMOS串联结构的耐压，使电压保护电路的耐压能由PMOS串联结构确定。
电压保护电路

[发明专利]非平面锗量子阱装置-CN201510197870.7有效
发明人： R.皮拉里塞蒂;J.T.卡瓦列罗斯;W.雷奇马迪;U.沙;B.楚-孔;M.拉多沙夫耶维奇;N.穆克赫吉;G.德维;B.Y.金;R.S.乔 -专利权人：英特尔公司
申请日： 2010-11-18 - 公布日： 2018-06-08 - 主分类号： H01L29/775 文献下载
摘要：本申请涉及“非平面锗量子阱装置”。公开用于形成非平面锗量子阱结构的技术。具体来说，量子阱结构能够采用IV或III‑V族半导体材料来实现，并且包括锗鳍式结构。在一个示例情况下，提供一种非平面量子阱装置，该装置包括具有衬底(例如硅上的SiGe或GaAs缓冲部分)、IV或III‑V材料势垒层(例如SiGe或GaAs或AlGaAs)、掺杂层(例如δ掺杂/调制掺杂)和未掺杂锗量子阱层的量子阱结构。未掺杂锗鳍式结构在量子阱结构中形成，并且顶部势垒层在鳍式结构之上沉积。栅金属能够跨鳍式结构来沉积。漏区/源区能够在鳍式结构的相应端部形成。
量子阱结构非平面鳍式结构量子阱未掺杂锗鳍沉积半导体材料顶部势垒层调制掺杂量子阱层掺杂层势垒层栅金属衬底缓冲漏区源区掺杂申请

[发明专利]一种含有应变补偿结构的GaN基量子阱LED外延结构-CN201811203117.4在审
发明人：贾志刚;卢太平;董海亮;梁建;马淑芳;贾伟;李天保;许并社 -专利权人：太原理工大学
申请日： 2018-10-16 - 公布日： 2019-01-18 - 主分类号： H01L33/06 文献下载
摘要：本发明提供了一种含有应变补偿结构的GaN基量子阱LED外延结构，包括由下而上设置的蓝宝石衬底层、GaN低温形核层、U‑GaN层、N‑GaN层、含有应变补偿结构的InGaN/GaN量子阱有源区、电子阻挡层和P‑GaN层，所述含有应变补偿结构的InGaN/GaN量子阱有源区包括底垒层、顶垒层、位于底垒层和顶垒层之间的多个InGaN量子阱层和设置在各个InGaN量子阱层之间的中间垒层，所述中间垒层包括应变补偿层本发明通过在InGaN/GaN量子阱LED外延结构中引入应变补偿结构，带来如下有益效果：消除了InGaN/GaN多量子阱结构中的应变积累，提高了GaN基量子阱LED的内量子效率。
垒层应变补偿量子阱量子阱有源区应变补偿层量子阱层蓝宝石衬底层电子阻挡层内量子效率晶格常数形核层引入积累

[发明专利]InGaN/GaN量子阱结构及其制备方法和应用-CN202210104087.1在审
发明人：本钰豪;赵德刚;梁锋;杨静;刘宗顺;陈平 -专利权人：中国科学院半导体研究所
申请日： 2022-01-27 - 公布日： 2023-08-08 - 主分类号： H01S5/343 文献下载
摘要：本公开提供了一种InGaN/GaN量子阱结构及其制备方法和应用。该InGaN/GaN量子阱结构的制备方法包括：生长GaN垒层；在GaN垒层上生长一个或多个周期的InGaN量子阱层/GaN垒层的交替结构；其中，在一个或多个周期的InGaN量子阱层/GaN垒层的交替结构的生长间隙中，通入含氢气的反应气体并维持预设时长，以及在经过氢气处理的InGaN量子阱层上继续生长GaN垒层，以获得InGaN/GaN量子阱结构。
ingan gan 量子结构及其制备方法应用

[实用新型]一种Mini/micro LED的外延量子阱、外延结构-CN202021396936.8有效
发明人：仇美懿;庄家铭 -专利权人：佛山市国星半导体技术有限公司
申请日： 2020-07-15 - 公布日： 2021-06-01 - 主分类号： H01L33/06 文献下载
摘要：本实用新型公开了一种Mini/micro LED的外延量子阱、外延结构，其中所述外延量子阱包括阱层、包覆层和阻挡层，所述阱层由InGaN制成，所述包覆层由GaN制成，所述阻挡层为Si掺杂的N‑GaN层，所述阱层的厚度为1.5～2.0nm。本实用新型通过调整量子阱的结构，增加阱层In的含量，减少阱层的厚度，同时设置包覆层和阻挡层，由此来降低压电效应的影响，进而减少外延层的半波宽(Hw)、标准差(Stdv)。
一种 mini micro led 外延量子结构

[发明专利]具有组合阱的多量子阱LED外延结构及其外延制备方法-CN201711080999.5在审
发明人：张义;王建立;马旺;王成新;肖成峰;徐现刚 -专利权人：山东浪潮华光光电子股份有限公司
申请日： 2017-11-07 - 公布日： 2019-05-14 - 主分类号： H01L33/06 文献下载
摘要：一种具有组合阱的多量子阱LED外延结构及其外延制备方法，包括：自上而下依次设置的衬底层、GaN缓冲层、非掺杂GaN层、n型AlGaN层、n型GaN层、量子阱层、P型AlGaN层、P型GaN层和P型InGaN欧姆接触层，量子阱层由GaN势垒层和组合阱层构成周期性叠加构成，组合阱结构由低In浓度InGaN阱层、高In浓度InGaN阱层以及低In浓度InGaN阱层构成。能够显著阻挡和扩散N型电子的注入，增强量子阱束缚电子的能力，提高空穴和电子注入在有源区效率和辐射复合效率，调整极化电荷消除内建的极化电场，有效降低阱垒界面间的应力，缓解能带的弯曲，从本质上提高晶体质量和内量子效率
多量子阱量子阱层制备空穴辐射复合效率非掺杂GaN层内量子效率欧姆接触层电子注入极化电场极化电荷器件性能依次设置衬底层量子阱势垒层阱结构内建源区阱层叠加阻挡扩散束缚缓解

[发明专利]存储单元-CN201410155887.1有效
发明人：廖忠志 -专利权人：台湾积体电路制造股份有限公司
申请日： 2014-04-17 - 公布日： 2017-07-28 - 主分类号： G11C15/04 文献下载
摘要：一些单元布局包括阱带结构。单元布局可以沿着布局顺序地包括p掺杂阱、n掺杂阱、以及p掺杂阱。另一个单元布局可以沿着布局顺序地包括p掺杂阱、n掺杂阱、p掺杂阱、以及n掺杂阱。阱带结构可以位于p掺杂阱或n掺杂阱中。可以通过存储单元布局使用具有网的多种金属化层。在一些公开的实例中，第一金属化层可以具有一条、两条或四条接地导线，并且第二金属化层可以具有两条接地导线。
存储单元

[发明专利]具有结泄漏减少的半导体结构-CN201610055864.2有效
发明人：方俊杰;黄建彰;温启元;吴健;吴明锜;郑容裕;陈世雄;黄为栋;叶玉隆 -专利权人：台湾积体电路制造股份有限公司
申请日： 2016-01-27 - 公布日： 2019-08-02 - 主分类号： H01L21/336 文献下载
摘要：本发明实施例提供了一种半导体结构，其包括：半导体衬底、第一阱区、第二阱区、有源区、浅沟槽隔离件(STI)和至少一个深沟槽隔离件(DTI)。第一导电类型的第一阱区位于半导体衬底上。第二导电类型的第二阱区位于半导体衬底上并且邻近第一阱区。第二导电类型与第一导电类型不同。有源区位于第一阱区上。有源区的导电类型与第二阱区的第二导电类型相同。STI位于第一阱区和第二阱区之间。DTI设置在第一阱区的至少部分和第二阱区的至少部分之间。本发明实施例涉及具有结泄漏减少的半导体结构。
具有泄漏减少半导体结构

[发明专利]半导体结构及其制备方法-CN202110959765.8在审
发明人：蒋维;杨展悌;叶甜春;罗军;赵杰 -专利权人：广东省大湾区集成电路与系统应用研究院;澳芯集成电路技术（广东）有限公司
申请日： 2021-08-20 - 公布日： 2021-11-26 - 主分类号： H01L29/788 文献下载
摘要：本发明涉及一种一种半导体结构，包括：衬底，所述衬底内形成有阱区；浮栅晶体管结构，位于所述衬底上，且覆盖部分所述阱区；体偏压结构，位于所述衬底中，且位于所述晶体管结构的一侧，所述体偏压结构与所述阱区电连接上述半导体结构，可通过体偏压结构直接向阱区施加正向偏压，以将浮栅中电子吸附至阱区，实现擦除动作；或通过体偏压结构直接向阱区施加负向偏压，以向浮栅中增加电子，实现写入动作。简化了半导体结构，在擦除和写入时更加便捷。
半导体结构及其制备方法

[发明专利]N型轻掺杂离子注入对准度的监控结构及方法-CN201410357285.4有效
发明人：范荣伟;倪棋梁;陈宏璘;龙吟;刘飞珏 -专利权人：上海华力微电子有限公司
申请日： 2014-07-25 - 公布日： 2017-02-15 - 主分类号： H01L23/544 文献下载
摘要：本发明提供了N型轻掺杂离子注入对准度的监控结构及方法，该监控结构包括光阻区和N型轻掺杂离子注入区，N型轻掺杂离子注入区由N型阱‑N型轻掺杂离子阱结构构成，包括N型阱、N型轻掺杂离子阱、栅极、介质层以及对应于N型轻掺杂离子阱的接触孔；光阻区由N型阱‑P型轻掺杂离子阱结构构成，包括N型阱、P型轻掺杂离子阱、栅极、介质层，以及对应于P型轻掺杂离子阱的接触孔；经负电势电子束扫描，利用同型结和异型结对应的接触孔显示的亮度不同，前者显示暗孔，后者显示亮孔，根据发生亮度变化的接触孔即可监控光阻区的对准度，从而实现对CMOS中N型轻掺杂离子注入对准度的实时监控，避免N型轻掺杂离子注入到PMOS的N型阱中而产生漏电现象。
掺杂离子注入对准监控结构方法

[发明专利]一种抗瞬时辐射加固的集成电路版图结构-CN201910865159.2有效
发明人：王亮;赵元富;李同德;曹炜亦;隋成龙;李建成;郭威 -专利权人：北京时代民芯科技有限公司;北京微电子技术研究所
申请日： 2019-09-12 - 公布日： 2022-05-13 - 主分类号： H01L27/02 文献下载
摘要：本发明涉及一种抗瞬时辐射加固的集成电路版图结构，包括P阱，N阱，NMOS器件，PMOS器件，第一P阱接触，第二P阱接触，第一N阱接触，第二N阱接触；其中，NMOS器件、第一P阱接触和第二P阱接触位于P阱中，PMOS器件、第一N阱接触和第二N阱接触位于N阱中；第一P阱接触在NMOS器件源端一侧，第二P阱接触在NMOS器件漏端一侧，第一P阱接触和第二P阱接触的面积之和不小于所在P阱面积的15％，第一N阱接触在PMOS器件源端一侧，第二N阱接触在PMOS器件漏端一侧，第一N阱接触和第二N阱接触的面积之和不小于所在N阱面积的15％；上述面积是指所述区域的平面版图面积。
一种瞬时辐射加固集成电路版图结构

[发明专利]基于PNPN结构的双向隔离型ESD保护器件-CN201610875192.X有效
发明人：陶园林;赵海亮;常祥岭 -专利权人：上海贝岭股份有限公司
申请日： 2016-09-30 - 公布日： 2021-03-05 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种基于PNPN结构的双向隔离型ESD保护器件，包括P型衬底，P型衬底内设有N型埋层，且在其上覆盖P型外延，P型外延内且在N型埋层之上设有高压N阱环，高压N阱环包裹的P型外延内设有第一低压N阱、第二低压N阱和高压P阱，第一低压N阱内注有第一P+区和第一N+区，第二低压N阱内注有第二P+区和第四N+区，第二N+区横跨于第一低压N阱与高压P阱边界，第三N+区横跨于第二低压N阱与高压P阱边界，P型外延、第一低压N阱、高压P阱和第二低压N阱未注有器件的顶部区域及高压N阱环的顶部区域上均覆盖有氧化隔离层。本发明可以支持端口工作在正向或负向电压，器件结构简单，所占芯片面积更小。
基于 pnpn 结构双向隔离 esd 保护器件

[发明专利]基于NPNP结构的双向隔离型ESD保护器件-CN201610877143.X有效
发明人：陶园林;常祥岭;赵海亮 -专利权人：上海贝岭股份有限公司
申请日： 2016-09-30 - 公布日： 2021-03-05 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种基于NPNP结构的双向隔离型ESD保护器件，包括P型衬底，所述P型衬底内设有N型埋层，且在其上覆盖P型外延，所述P型外延内且在N型埋层之上设有高压N阱，所述高压N阱内设有第一高压P阱、第二高压P阱和低压N阱，所述第一高压P阱内注有第一P+区和第一N+区，所述第二高压P阱内注有第二P+区和第四N+区，第二N+区横跨于所述第一高压P阱与所述低压N阱边界，第三N+区横跨于所述第二高压P阱与所述低压N阱边界，所述P型外延、第一高压P阱、低压N阱、第二高压P阱及高压N阱未注有器件的顶部区域上均覆盖有氧化隔离层。本发明可以支持端口工作在正向或负向电压，器件结构简单，所占芯片面积更小。
基于 npnp 结构双向隔离 esd 保护器件

[发明专利]发光二极管的外延结构及其制备方法-CN202210321480.6在审
发明人：程金连;张彩霞;印从飞;高虹;胡加辉 -专利权人：江西兆驰半导体有限公司
申请日： 2022-03-30 - 公布日： 2022-04-29 - 主分类号： H01L33/06 文献下载
摘要：本发明提供一种发光二极管的外延结构及其制备方法，该外延结构包括：蓝宝石衬底及在所述蓝宝石衬底上依次向上层叠生长的ALN缓冲层、重掺Si的N型层、应力释放层、多量子阱发光层及重掺Mg的P型层；其中，所述多量子阱发光层是由量子阱层和量子垒层交替层叠而成的周期性结构，所述多量子阱发光层的单个周期结构中的所述量子垒层生长在所述量子阱层上方，所述量子阱层为高In组分的阱层，所述量子垒层在单个周期结构中的生长温度先递增再递减，H2的通入量先递增再递减，所述量子垒层用于减少同一周期结构中量子阱层的In的偏析及匹配同一周期结构和相邻周期结构中量子阱层的晶格，保证二极管的发光效率。
发光二极管外延结构及其制备方法

[发明专利]一种GGNMOS结构-CN202210097232.8在审
发明人：庚润;田志;刘涛;姬峰 -专利权人：上海华力集成电路制造有限公司
申请日： 2022-01-27 - 公布日： 2022-05-13 - 主分类号： H01L27/02 文献下载
摘要：本发明提供一种GGNMOS结构，位于P型衬底区的第一高压P阱；第一高压P阱内的第一N阱；第一N型漂移区；第一N型重掺杂区；第一高压P阱两侧设有第二N阱；其中一个第二N阱上设有第二N型重掺杂区；第二N阱一侧设有P阱；P阱上设有第一P型重掺杂区；P阱一侧设有第二高压P阱；第二高压P阱内设有第二N型漂移区和P型漂移区；第二N型漂移区上设有第三N型重掺杂区；P型漂移区上设有第二P型重掺杂区；第二N型漂移区与P阱之间的第二高压P阱上设有栅极结构；本发明的N阱的掺杂浓度高于N型漂移区，有效的将雪崩击穿点由N型漂移区、高压P阱转移到了N阱与高压P阱，有效降低了触发电压。
一种 ggnmos 结构