“掺杂的”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果39390687个，建议您升级VIP下载更多相关专利

[发明专利]静电放电保护装置及其制造方法-CN200710091831.4有效
发明人：赖泰翔;张玮仁;柯明道;唐天浩 -专利权人：联华电子股份有限公司
申请日： 2007-03-23 - 公布日： 2008-09-24 - 主分类号： H01L27/02 文献下载
摘要：此静电放电保护装置包括衬底、N型阱、P型掺杂区、第一与第二N+型掺杂区、第一与第二P+型掺杂区、栅极、第一与第二电极。N型阱配置于衬底中。P型掺杂区配置于N型阱中。第一N+型掺杂区与第一P+型掺杂区均配置于P型掺杂区中。第二N+型掺杂区与第二P+型掺杂区均配置于N型阱中以及P型掺杂区外，且与P型掺杂区不相接触。栅极配置于N型阱上以及于第二P+型掺杂区与P型掺杂区之间。第一电极电连接第一N+型掺杂区与第一P+型掺杂区。第二电极电连接第二N+型掺杂区、第二P+型掺杂区与栅极。
静电放电保护装置及其制造方法

[发明专利]提高LDD掺杂层方块电阻的测量精度的方法及结构-CN200710044807.5有效
发明人：何永根 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2007-08-09 - 公布日： 2009-02-11 - 主分类号： H01L21/66 文献下载
摘要：一种提高LDD掺杂层方块电阻的测量精度的方法，包括：提供半导体衬底；在所述半导体衬底中形成具有第一掺杂离子的第一掺杂层和具有第二掺杂离子的第二掺杂层；所述第一掺杂层位于所述第二掺杂层下方，且与所述第二掺杂层接触；对具有第一掺杂层和第二掺杂层的半导体衬底执行退火工艺；退火后，测量所述第二掺杂层的方块电阻。本发明还提供一种提高LDD掺杂层方块电阻的测量精度的结构。本发明的方法可减小衬底对测量结果的影响。
提高 ldd 掺杂方块电阻测量精度方法结构

[发明专利]一种基于硼浆印刷的TOPCon电池及其制备工艺-CN202310246016.X在审
发明人：朱瑞刚;梁博淳;赵家林;侯锟 -专利权人：新疆中部合盛硅业有限公司
申请日： 2023-03-14 - 公布日： 2023-06-23 - 主分类号： H01L31/0224 文献下载
摘要：本申请公开了一种基于硼浆印刷的TOPCon电池。所述电池包括硅基层，在所述硅基层的一侧形成硼掺杂层，所述硼掺杂层包括第一掺杂区域和第二掺杂区域，所述第一掺杂区域和第二掺杂区域在硅基层的表面上呈图形化排布；所述第一掺杂区域为硼轻掺杂区域，所述第二掺杂区域为硼重掺杂区域；其中，所述第二掺杂区域为掺杂不同浓度硼的区域。创造性使用不同浓度的硼浆料，达成不同结型的PN结；进而达到提高电池转化效率的目的。
一种基于印刷 topcon 电池及其制备工艺

[发明专利]一种半导体器件-CN201010263751.4有效
发明人：邢正人;莫耶·C·詹姆斯 -专利权人：成都芯源系统有限公司
申请日： 2010-08-26 - 公布日： 2011-01-05 - 主分类号： H01L27/24 文献下载
摘要：一种半导体器件，包括：衬底；阱，所述阱毗邻衬底并包括N型埋层和N型掺杂区域；具有掺杂梯度的N型掺杂区域，所述具有掺杂梯度的N型掺杂区域毗邻所述衬底和所述阱的N型掺杂区域；P型掺杂区域，所述P型掺杂区域毗邻所述衬底和所述具有掺杂梯度的N掺杂区域；以及电阻，所述电阻耦接至所述阱的N型掺杂区域和所述P型掺杂区域。所述半导体器件可以将集成在其内部的器件与其他高电压区域电隔离，使这些器件只承受几十伏的电压差。
一种半导体器件

[发明专利]一种图像传感器的光电二极管和图像传感器-CN201810095410.7有效
发明人：王欣洋;周泉;李扬;马成;武大猷 -专利权人：中国科学院长春光学精密机械与物理研究所
申请日： 2018-01-31 - 公布日： 2020-05-19 - 主分类号： H01L31/0352 文献下载
摘要：本发明提供一种图像传感器的光电二极管，所述光电二极管包括硅衬底和生长在硅衬底上的硅外延层，其中，硅外延层包括自上向下设置的第一掺杂区域、第二掺杂区域、第三掺杂区域和第四掺杂区域，第四掺杂区域与所述硅衬底接触，所述第一掺杂区域、第二掺杂区域、第三掺杂区域和第四掺杂区域中任意两个相邻且掺杂类型不同的掺杂区域形成耗尽区，且所述第一掺杂区域和所述硅衬底分别连接高电位。
一种图像传感器光电二极管

[发明专利]静电放电保护元件结构-CN200710109046.7无效
发明人：曾仁洲 -专利权人：华邦电子股份有限公司
申请日： 2007-06-15 - 公布日： 2008-12-17 - 主分类号： H01L29/861 文献下载
摘要：本发明提供了一种静电放电保护元件结构，此结构包括半导体基版/井、第一掺杂区、第二掺杂区以及第三掺杂区。第一掺杂区配置于半导体基版/井，并掺杂一第一掺质。第二掺杂区配置于半导体基版，掺杂一第二掺质，其中第二掺杂区与第一掺杂区相距一预定距离。第三掺杂区配置于第一掺杂区，并掺杂第二掺质。此结构可解决二极管的逆向恢复，并增加静电放电保护电路整体的保护效果。
静电放电保护元件结构

[实用新型]半导体结构-CN201820948488.4有效
发明人：田武;汪宗武;许文山;孙超 -专利权人：长江存储科技有限责任公司
申请日： 2018-06-20 - 公布日： 2019-01-25 - 主分类号： H01L29/423 文献下载
摘要：本实用新型涉及一种半导体结构，所述半导体结构包括：衬底；位于所述衬底表面的栅极结构，所述栅极结构包括位于衬底表面的栅介质层和位于所述栅介质层表面的栅极；所述栅极包括第一掺杂区域和第二掺杂区域，所述第一掺杂区域内掺杂有第一掺杂离子，所述第二掺杂区域掺杂有第二掺杂离子，所述第二掺杂离子为P型掺杂离子，所述第一掺杂离子能够提高所述P型掺杂离子在所述栅极内的分凝系数。上述半导体结构能够避免栅极耗尽，提高半导体结构的性能。
半导体结构掺杂离子掺杂区域衬底表面栅极结构栅介质层离子掺杂本实用新型分凝系数衬底耗尽

[发明专利]一种新型的高压槽栅MOS器件及其制备方法-CN202110566933.7在审
发明人：陈利;陈彬;陈译 -专利权人：厦门芯一代集成电路有限公司
申请日： 2021-05-24 - 公布日： 2021-08-10 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种新型的高压槽栅MOS器件及其制备方法，其包括：N型重掺杂衬底，N型轻掺杂缓冲区，P型阱区，P型重掺杂源极区，N型轻掺杂区，P型掺杂区，N型重掺杂源极区，高K绝缘层，栅极多晶硅区；漏极电极设在N型重掺杂衬底下表面，N型重掺杂衬底上有N型轻掺杂缓冲区，N型轻掺杂缓冲区上有P型阱区、N型轻掺杂区和槽栅结构区，N型轻掺杂区和槽栅结构区设在P型阱区之间，N型轻掺杂区上设P型掺杂区，P型掺杂区上设N型重掺杂源极区；另一个P型阱区上设N型重掺杂源极区，在P型阱区上设P型重掺杂源极区；槽栅结构区包括高K绝缘层和栅极多晶硅区，栅极多晶硅区上设栅极电极，P型重掺杂源极区和N型重掺杂源极区上设源极电极。
一种新型高压 mos 器件及其制备方法

[发明专利]掺杂材料的方法和掺杂的材料-CN200580020788.1有效
发明人： M·拉亚拉;P·索伊尼宁;L·尼尼斯特;M·普特基宁;J·皮缅诺夫;J·佩伊韦萨利 -专利权人： BENEQ有限公司
申请日： 2005-06-23 - 公布日： 2007-05-30 - 主分类号： C03C17/09 文献下载
摘要：本发明涉及掺杂材料的方法，方法的特征为采用原子层沉积(ALD)方法在材料表面上和/或在其一部分表面上沉积至少一个掺杂剂沉积层或一部分沉积层，和以一定的方式进一步加工由掺杂剂掺杂的材料，使得改变掺杂剂层的初始结构，以获得掺杂的材料的新性能。要掺杂的材料优选是玻璃，陶瓷，聚合物，金属，或由其制备的复合材料，和由掺杂剂掺杂的材料的进一步加工是机械、化学、辐射、或热处理，因此目的是改变掺杂的材料的折射率，吸收能力，电导率和/或热导率，颜色，或机械或化学耐用性
掺杂材料方法

[发明专利]半导体装置与其制造方法-CN201210238572.4有效
发明人：张源孝;卢怡安 -专利权人：华夏光股份有限公司
申请日： 2012-07-10 - 公布日： 2014-01-29 - 主分类号： H01L27/15 文献下载
摘要：一种半导体装置，包括：一第一掺杂层；一第二掺杂层，其电性与所述第一掺杂层相同；一透明绝缘层，该透明绝缘层位于所述第一掺杂层与所述第二掺杂层之间；一第三掺杂层，该第三掺杂层位于相对该透明绝缘层的所述第二掺杂层的另一侧，且其电性与所述第二掺杂层相反；以及一导通结构，该导通结构贯穿所述第二掺杂层、所述第三掺杂层以及所述透明绝缘层，以电性耦合所述第一掺杂层以及所述第三掺杂层。
半导体装置与其制造方法

[发明专利]垂直金刚石MOSFET及其制造方法-CN202080098273.8在审
发明人：黄弼勤 -专利权人： HRL实验室有限责任公司
申请日： 2020-04-17 - 公布日： 2022-10-25 - 主分类号： H01L29/78 文献下载
摘要：公开了一种垂直场效应晶体管(FET)，包括：第一材料的第一掺杂区，所述第一掺杂区具有第一掺杂并形成在衬底的表面上；所述第一材料的第二掺杂区，所述第二掺杂区具有第二掺杂并形成在第一掺杂区上；以及所述第一材料的第三掺杂区，所述第三掺杂区具有第三掺杂并形成在第二掺杂区上；其中，第一掺杂区具有沿着平行于衬底的所述表面的第一方向的第一宽度；第二掺杂区具有沿着所述第一方向的第二宽度；第三掺杂区具有沿着所述第一方向的第三宽度；第二宽度小于第一宽度和第三宽度
垂直金刚石 mosfet 及其制造方法

[发明专利]一种具有缓冲层结构的半导体器件-CN202011443412.4有效
发明人：曾嵘;任春频;刘佳鹏;周文鹏;陈政宇;赵彪;余占清 -专利权人：清华大学
申请日： 2020-12-08 - 公布日： 2022-04-29 - 主分类号： H01L29/06 文献下载
摘要：本发明属于功率半导体器件测试领域，特别涉及一种具有缓冲层结构的半导体器件，包括依次设置的第一掺杂剂区域、第二掺杂剂区域、第三掺杂剂区域，还包括择一或多个组合设置的上掺杂剂区域、下掺杂剂区域、中部掺杂剂区域；所述上掺杂剂区域位于第一掺杂剂区域和第二掺杂剂区域之间；所述下掺杂剂区域位于第二掺杂剂区域和第三掺杂剂区域之间；所述中部掺杂剂区域位于第二掺杂剂区域中间，本发明的优点在于，能够实现较小的漏电流，从而提高器件的耐压能力，以及可运行的最高结温，增大器件的通流能力。
一种具有缓冲结构半导体器件

[实用新型]一种具有缓冲层结构的半导体器件-CN202022977184.0有效
发明人：曾嵘;任春频;刘佳鹏;周文鹏;陈政宇;赵彪;余占清 -专利权人：清华大学
申请日： 2020-12-08 - 公布日： 2021-07-23 - 主分类号： H01L29/06 文献下载
摘要：本实用新型属于功率半导体器件测试领域，特别涉及一种具有缓冲层结构的半导体器件，包括依次设置的第一掺杂剂区域、第二掺杂剂区域、第三掺杂剂区域，还包括择一或多个组合设置的上掺杂剂区域、下掺杂剂区域、中部掺杂剂区域；所述上掺杂剂区域位于第一掺杂剂区域和第二掺杂剂区域之间；所述下掺杂剂区域位于第二掺杂剂区域和第三掺杂剂区域之间；所述中部掺杂剂区域位于第二掺杂剂区域中间，本实用新型的优点在于，能够实现较小的漏电流，从而提高器件的耐压能力，以及可运行的最高结温，增大器件的通流能力。
一种具有缓冲结构半导体器件

[发明专利]在太阳能电池基板中形成P-N结的方法-CN201280019308.X无效
发明人： P·库马尔;J·多明格斯;D·坦纳 -专利权人：应用材料公司
申请日： 2012-02-14 - 公布日： 2013-12-25 - 主分类号： H01L31/18 文献下载
摘要：本发明的实施例关于用于选择性射极太阳能电池制造的单步骤扩散工艺。在一个实施例中，将掺杂剂胶选择性施加于基板前表面，基板的导电类型与掺杂剂胶相反。接着让基板暴露于含掺杂剂蒸汽，以在基板前表面上沉积导电类型与基板相反的掺杂层。虽然基板暴露于含掺杂剂蒸汽，但部分掺杂剂胶亦可透过掺杂剂胶的掺杂原子气相输送而有助于掺杂层沉积。接着在包含氧和/或氮的氛围中，将基板加热至足以使掺杂剂胶及掺杂层中的掺杂剂原子扩散到基板内的温度，以形成重掺杂射极区和轻掺杂射极区。
太阳能电池基板中形成方法

[发明专利]隧穿结及制备方法、双结红外LED外延结构及制备方法-CN202310676306.8在审
发明人：廖寅生;李森林;毕京锋;王亚宏;薛龙;赖玉财;董雪振;丘金金 -专利权人：厦门士兰明镓化合物半导体有限公司
申请日： 2023-06-08 - 公布日： 2023-09-15 - 主分类号： H01L33/02 文献下载
摘要：本发明提供一种隧穿结及制备方法、双结红外LED外延结构及制备方法，隧穿结由下至上依次包括第一掺杂层、渐变掺杂层和第二掺杂层，所述第一掺杂层和渐变掺杂层均掺杂有相同类型的掺杂剂，所述第一掺杂层和第二掺杂层掺杂有不同类型的掺杂剂，所述渐变掺杂层中包含有P组分和As组分，且所述渐变掺杂层为P组分和As组分的渐变层，且所述P组分与As组分的变化趋势相反，通过所述渐变掺杂层中的As和P由下至上的渐变，实现了As和P的有效切换，有效改善界面质量和晶体生长质量
隧穿结制备方法红外 led 外延结构