“掺杂的”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果39390687个，建议您升级VIP下载更多相关专利

[发明专利]一种高压VDMOS器件及其制备方法-CN202110190174.9有效
发明人：陈利 -专利权人：厦门芯一代集成电路有限公司
申请日： 2021-02-18 - 公布日： 2022-08-02 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种高压VDMOS器件及其制备方法，包括：N型重掺杂衬底，P型掺杂区，N型掺杂区，本征区，P型阱区，P型重掺杂源区，N型重掺杂源区，高K绝缘层，栅极多晶硅区，栅极电极，源极电极和漏极电极；其中漏极电极设在N型重掺杂衬底下表面，N型重掺杂衬底上设有P型掺杂区、N型掺杂区、本征区，本征区设在中间，本征区的两侧设有N型掺杂区，N型掺杂区的两侧设有P型掺杂区，在P型掺杂区和N型掺杂区上设有P型阱区，在P型阱区上设有P型重掺杂源区和N型重掺杂源区，P型重掺杂源区远离栅结构区，栅结构区设在本征区上，对源极、漏极和栅极沉积金属电极。
一种高压 vdmos 器件及其制备方法

[发明专利]一种半导体器件-CN201810076707.9有效
发明人：胡建伟;罗旭程;程剑涛 -专利权人：上海艾为电子技术股份有限公司
申请日： 2018-01-26 - 公布日： 2020-12-11 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种半导体器件，其N型掺杂区的掺杂浓度与所述第二P型掺杂区的掺杂浓度均大于所述第一P型掺杂区的掺杂浓度，通过将N型掺杂区的掺杂浓度和第二P型掺杂区的掺杂浓度提高，进而能够降低N型掺杂区的电阻率，以及降低第二P型掺杂区的电阻率，以使得较多的功率分配到寄生二极管中，利用寄生二极管可以承受较高功率的特性，进而使得半导体器件的输入端可以承受较高的负向浪涌电压。
一种半导体器件

[发明专利]消费型半导体激光装置-CN201880085085.4在审
发明人：巴多拉帕斯·巴布·达亚尔;林峰 -专利权人：厦门市三安集成电路有限公司
申请日： 2018-01-03 - 公布日： 2020-08-14 - 主分类号： H01S5/183 文献下载
摘要：一种垂直腔面射型激光装置，包含基板、置于所述基板的第一掺杂型分布式布拉格反射器(DBR)、置于所述基板的第一电极、置于所述第一掺杂型DBR的有源层、置于所述有源层的第二掺杂型DBR，及置于所述第二掺杂型DBR的第二电极。所述第二掺杂型DBR界定出第一掺杂浓度区，及位于所述第一掺杂浓度区和有源层间且具有掺杂浓度小于所述第一掺杂浓度区的第二掺杂浓度区。所述第二掺杂型DBR包括界定出开口并形成于所述第一掺杂浓度区的限制区。
消费半导体激光装置

[发明专利]一种固体靶激光反向转移掺杂方法及系统-CN202310953410.7在审
发明人：张轩;程光华;马进如;周秀哲;罗嵘 -专利权人：西安尚泰光电科技有限责任公司
申请日： 2023-07-31 - 公布日： 2023-10-24 - 主分类号： C30B31/20 文献下载
摘要：本发明属于半导体材料制备技术领域，涉及一种固体靶激光反向转移掺杂方法及系统，掺杂方法包括：1)在靶材上预先沉积掺杂介质层；2)硅片置于靶材上，且掺杂介质层位于硅片与靶材之间；3)激光自上而下穿过硅片作用于靶材上，并按照预设的掺杂区域扫描；掺杂介质层从硅片下方反向向上按照预设的掺杂区域转移掺杂至硅片的下表面上。本发明提供一种固体靶激光反向转移掺杂方法，在激光的作用下将掺杂介质反向转移掺杂到硅片上，掺杂介质利用率达到100％，激光扫描后无需清洗，简化加工工艺。
一种固体激光反向转移掺杂方法系统

[发明专利]一种新型的槽栅型MOS器件及其制备方法-CN202110346031.2在审
发明人：陈利 -专利权人：厦门芯一代集成电路有限公司
申请日： 2021-03-31 - 公布日： 2021-06-08 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种新型的槽栅型MOS器件及其制备方法，包括：N型衬底，N型轻掺杂缓冲区，P型阱区，P型重掺杂源极区，N型重掺杂区，P型掺杂区，N型重掺杂源极区，高K绝缘层，栅极多晶硅区，栅极电极，源极电极和漏极电极；N型衬底的下面做漏极电极，N型衬底上有N型轻掺杂缓冲区，N型轻掺杂缓冲区上有P型阱区和N型重掺杂区，N型重掺杂区在P型阱区之间，N型重掺杂区上有P型掺杂区，P型掺杂区上有N型重掺杂源极区，N型重掺杂源极区中间有槽型栅结构区，槽型栅结构区贯穿N型重掺杂源极区和P型掺杂区，并延伸到N型重掺杂区，P型阱区上有P型重掺杂源极区，在源极区做源极电极，栅极多晶硅区做栅极电极。
一种新型槽栅型 mos 器件及其制备方法

[实用新型]一种新型的槽栅型MOS器件-CN202120653161.6有效
发明人：陈利 -专利权人：厦门芯一代集成电路有限公司
申请日： 2021-03-31 - 公布日： 2021-09-24 - 主分类号： H01L29/78 文献下载
摘要：本实用新型公开了一种新型的槽栅型MOS器件，包括：N型衬底，N型轻掺杂缓冲区，P型阱区，P型重掺杂源极区，N型轻掺杂区，P型掺杂区，N型重掺杂源极区，绝缘层，栅极多晶硅区，栅极电极，源极电极和漏极电极；N型衬底的下面做漏极电极，N型衬底上有N型轻掺杂缓冲区，N型轻掺杂缓冲区上有P型阱区和N型轻掺杂区，N型轻掺杂区在P型阱区之间，N型轻掺杂区上有P型掺杂区，P型掺杂区上有N型重掺杂源极区，N型重掺杂源极区中间有槽型栅结构区，槽型栅结构区贯穿N型重掺杂源极区和P型掺杂区，并延伸到N型轻掺杂区，P型阱区上有P型重掺杂源极区，在源极区做源极电极，栅极多晶硅区做栅极电极。
一种新型槽栅型 mos 器件

[实用新型]基于类可控硅二极管的静电保护器件及静电保护电路-CN202223517005.0有效
发明人：赖大伟;王迪;邹池佳;郑飞君 -专利权人：杭州傲芯科技有限公司
申请日： 2022-12-28 - 公布日： 2023-06-02 - 主分类号： H01L27/02 文献下载
摘要：本实用新型公开了一种基于类可控硅二极管的静电保护器件及静电保护电路，静电保护器件包括：半导体基板；深埋层隔离区，嵌埋至所述半导体基板中；第一N型掺杂区、第一P型掺杂区、第二N型掺杂区和第二P型掺杂区，依次设置在所述深埋层隔离区上；多个浅沟槽隔离区，依次设置在第一N型掺杂区、第一P型掺杂区、第二N型掺杂区和第二P型掺杂区的各交界面的上半部分，将这四个区域在表层隔离；在第一N型掺杂区、第一P型掺杂区、第二N型掺杂区和第二P型掺杂区上，从左至右依次设置有第三N型掺杂区，第三P型掺杂区，第四P型掺杂区，第四N型掺杂区；接地端，通过第五P型掺杂区与半导体基板电连接；输入端，通过第四P型掺杂区与半导体基板电连接；输出端。
基于可控硅二极管静电保护器件电路

[发明专利]局域掺杂方法及设备-CN202211015324.3在审
发明人：王治业;其他发明人请求不公开姓名 -专利权人：三一集团有限公司
申请日： 2022-08-23 - 公布日： 2022-11-11 - 主分类号： H01L31/18 文献下载
摘要：本发明涉及太阳能电池技术领域，提供一种局域掺杂方法及设备。其中，局域掺杂方法包括：利用光源照射硅片的待掺杂表面，待掺杂表面设有待掺杂区域；将掺杂源物质与承载气体混合形成气溶胶；为气溶胶附加电荷，电荷的极性与待掺杂表面的载流子极性相反；向待掺杂区域喷射附加有电荷的气溶胶本发明提供的局域掺杂方法，利用附加有电荷的气溶胶喷射受光源照射的硅片表面即可完成局域掺杂，无需对硅片进行掩膜、激光开槽及酸洗等工序，使得硅片所历经的工序更少，从而能够简化对硅片局域掺杂的工艺流程，进而能够降低硅片局域掺杂的难度，提高硅片局域掺杂的效率。
局域掺杂方法设备

[发明专利]掺杂剂加料器、掺杂半导体材料的制备系统及方法-CN202011052877.7有效
发明人：肖贵云;白枭龙;尚伟泽 -专利权人：晶科能源股份有限公司;四川晶科能源有限公司
申请日： 2020-09-29 - 公布日： 2022-10-18 - 主分类号： C30B15/04 文献下载
摘要：本申请提供了一种掺杂剂加料器、掺杂半导体材料的制备系统及方法，涉及半导体材料制备技术领域。该掺杂剂加料器，用于掺杂半导体材料的制备，所述掺杂剂加料器为密封式结构，所述密封式结构的内部具有容纳空间，所述容纳空间用于盛装掺杂剂；其中，所述掺杂剂加料器的材质包括含硅材料，在制备所述掺杂半导体材料的过程中，所述掺杂剂加料器以及内部的掺杂剂在热场加热下适于形成熔体，用以制备所述掺杂半导体材料。本申请能够精确的控制掺杂剂的掺杂量，提供足够均匀的电阻率分布，提高生产效率，结构简单，操作方便。
掺杂料器半导体材料制备系统方法

[实用新型]一种钝化接触多晶硅薄膜的掺杂结构-CN201820438912.0有效
发明人：张俊兵;张峰;蒋秀林;尹海鹏;单伟 -专利权人：晶澳（扬州）太阳能科技有限公司
申请日： 2018-03-29 - 公布日： 2018-11-09 - 主分类号： H01L31/0216 文献下载
摘要：本实用新型公开了一种钝化接触多晶硅薄膜的掺杂结构，包括硅片，所述硅片的表面上设有超薄介质层，所述超薄介质层上设有多晶硅薄膜层，所述多晶硅薄膜层中设有较低掺杂浓度的掺杂浓度一区和较高掺杂浓度的掺杂浓度二区，所述较低掺杂浓度的掺杂浓度一区上未设有金属接触电极，所述较高掺杂浓度的掺杂浓度二区上设有金属接触电极。该钝化接触多晶硅薄膜掺杂结构采用选择性不同浓度的掺杂，有效解决了金属接触区域和非金属掺杂区域需要不同掺杂浓度来实现最佳性能的难题，能更能够发挥好其光学和电学性能。
掺杂多晶硅薄膜钝化多晶硅薄膜层金属接触电极超薄介质层低掺杂高掺杂硅片金属接触区域本实用新型非金属掺杂电学性能有效解决最佳性能

[发明专利]半导体元件、其制造方法及其操作方法-CN201210513274.1无效
发明人：洪志临;陈信良;陈永初 -专利权人：旺宏电子股份有限公司
申请日： 2012-12-05 - 公布日： 2014-06-11 - 主分类号： H01L27/02 文献下载
摘要：半导体元件包括一衬底、一第一阱(well)、一第二阱、一第一重掺杂区(heavily dopingregion)、一第二重掺杂区、一第三重掺杂区以及一电极层。第一阱和第二阱设置于衬底上。第一重掺杂区和第三重掺杂区设置于第一阱内，第二重掺杂区设置于第二阱内，第三重掺杂区是与第一重掺杂区间隔开来。电极层设置于第一阱上。第二阱、第一重掺杂区及第二重掺杂区具有一第一掺杂型态，衬底、第一阱及该三重掺杂区具有一第二掺杂型态，第一掺杂型态互补于第二掺杂型态。
半导体元件制造方法及其操作方法

[发明专利]用于减少结泄漏的掺杂的氧化锌和n-掺杂-CN201610080926.5有效
发明人： J·P·德索扎;K·E·弗格尔;J·吉姆;S·L·马瑞尔;D·K·萨达纳 -专利权人：国际商业机器公司
申请日： 2016-02-05 - 公布日： 2019-06-14 - 主分类号： H01L29/36 文献下载
摘要：本发明涉及用于减少结泄漏的掺杂的氧化锌和n‑掺杂。一种半导体装置，包括衬底和在衬底上的包括掺杂的III‑V材料的p掺杂层。n掺杂层形成于p掺杂层上，n掺杂层包括掺杂的III‑V材料。接触界面层形成于n掺杂层上。接触界面层包括II‑VI材料。接触金属形成于接触界面层上，以形成电子装置。
用于减少泄漏掺杂氧化锌

[发明专利]半导体元件-CN201910162935.2有效
发明人：林韦志;林安宏;王瀚伦 -专利权人：旺宏电子股份有限公司
申请日： 2019-03-05 - 公布日： 2023-03-21 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种半导体元件，包括具有第一导电型的衬底、两个栅极结构、具有第二导电型的内掺杂区、具有第二导电型的两个外掺杂区以及具有第二导电型的两个浅掺杂区。两个栅极结构配置在衬底上。内掺杂区位于衬底中。内掺杂区夹在两个栅极结构之间。两个外掺杂区位于衬底中。两个外掺杂区位于内掺杂区、两个栅极结构之外的衬底中。两个浅掺杂区位于衬底中。浅掺杂区包覆外掺杂区的侧壁与底面，且内掺杂区的侧壁与底面不被浅掺杂区所包覆。
半导体元件

[发明专利]一种半导体结构及其制备方法-CN202111138421.7在审
发明人：陈诚;洪海涵;黄俊杰;王晓玲 -专利权人：长鑫存储技术有限公司
申请日： 2021-09-27 - 公布日： 2023-03-31 - 主分类号： H10B12/00 文献下载
摘要：本申请实施例涉及半导体领域，提供一种半导体结构及其制备方法，其中，半导体结构包括：基底，基底包括间隔排布的有源层以及位于相邻有源层之间的隔离结构，基底上具有依次堆叠设置的介质层和电连接层；第一掺杂导电层和第二掺杂导电层，第二掺杂导电层贯穿介质层以及电连接层，还位于基底内，第一掺杂导电层位于第二掺杂导电层侧壁以及底部，第一掺杂导电层内掺杂有第一掺杂离子，第二掺杂导电层内掺杂有第二掺杂离子，且第二掺杂离子的浓度大于第一掺杂离子的浓度本申请实施例可以解决半导体结构中位线接触结构内部具有间隙的问题。
一种半导体结构及其制备方法

[实用新型]一种复合半导体衬底-CN202121722381.6有效
发明人：田野;王晓宇 -专利权人：北京青禾晶元半导体科技有限责任公司
申请日： 2021-07-27 - 公布日： 2022-01-28 - 主分类号： H01L21/02 文献下载
摘要：本实用新型属于半导体器件技术领域，具体涉及一种复合半导体衬底，包括：高掺杂SiC基底，用于降低电流损耗；低掺杂SiC转移层，用于作为SiC外延层的生长基底；键合界面层，设置在所述高掺杂SiC基底与所述低掺杂SiC转移层之间，用于键合所述高掺杂SiC基底与所述低掺杂SiC转移层。本实用新型通过采用基于键合剥离转移技术的高掺杂‑低掺杂复合半导体衬底，在能够使用高掺杂的SiC基底材料降低器件导通损耗的前提下，通过在高掺杂SiC基底材料上方引入低掺杂SiC转移层，解决了传统高掺杂SiC衬底在生长外延时难以控制SiC外延层掺杂浓度的弊端。
一种复合半导体衬底