“寄生沟道”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果58140个，建议您升级VIP下载更多相关专利

[发明专利]高、低压侧N沟道金属氧化物半导体场效应晶体管组合封装-CN200810212414.5有效
发明人：弗兰茨娃·赫尔伯特;张晓天;刘凯;孙明;安荷·叭剌 -专利权人：万国半导体股份有限公司
申请日： 2008-08-18 - 公布日： 2009-03-04 - 主分类号： H01L25/07 文献下载
摘要：本发明包括一个导电衬底，一个高压侧N沟道金属氧化物半导体场效应晶体管，其源极位于面向电导电衬底表面的一侧且具有电接触；一个低压侧标准N沟道金属氧化物半导体场效应晶体管，其漏极位于面向导电衬底的一侧且具有电接触和传统的封装相比，高压侧和低压侧N沟道金属氧化物半导体场效应晶体管的此种组合封装可以减少封装包的尺寸、寄生电感和电容。
低压沟道金属氧化物半导体场效应晶体管组合封装

[发明专利]半导体集成电路装置-CN03153177.6无效
发明人：斋藤则章;相泽克明;木谷和弘 -专利权人：富士通株式会社
申请日： 2003-08-08 - 公布日： 2004-03-17 - 主分类号： H01L27/00 文献下载
摘要：在一种半导体集成电路装置中，n沟道晶体管区域在焊盘侧具有区域A，并在内部电路侧具有区域B，其中，在信号线和电源线之间并联连接多个保护元件。各保护元件均具有电阻器。区域A中的电阻器的电阻被设定成比区域B中的电阻器的电阻大一个值，该值相当于在区域A中包括的信号线的寄生电阻，这样，区域A和区域B中的保护元件的电阻彼此相同或者几乎相同。p沟道晶体管区域的构成与n沟道晶体管区域的构成相同。
半导体集成电路装置

[发明专利]栅极驱动电路和显示面板-CN202211714806.8在审
发明人：张东 -专利权人： TCL华星光电技术有限公司
申请日： 2022-12-29 - 公布日： 2023-03-28 - 主分类号： G09G3/20 文献下载
摘要：本申请提供一种栅极驱动电路和显示面板；该栅极驱动电路通过使栅极驱动单元包括第一晶体管和第二晶体管，使第二晶体管的源极、漏极和栅极的长度分别大于第一晶体管的源极、漏极和栅极的长度，则可以降低栅极的阻抗，减少寄生电容，且使第二晶体管的等效沟道长宽比大于第一晶体管的等效沟道长宽比，则可以通过第二晶体管增加栅极驱动单元的等效沟道长宽比，从而可以在减少晶体管的数量时，保证栅极驱动单元的等效沟道长宽比，且由于可以减少晶体管的数量
栅极驱动电路显示面板

[发明专利]半导体器件-CN200510065771.X有效
发明人：丰田吉彦;坂本孝雄;须贺原和之 -专利权人：三菱电机株式会社
申请日： 2005-04-15 - 公布日： 2005-11-02 - 主分类号： H01L29/786 文献下载
摘要：在该氧化硅膜(3)上，形成有包含源区(45)、漏区(46)、具有规定的沟道长的沟道区(40)、具有比源区低的杂质浓度的GOLD区域(41)、具有比漏区低的杂质浓度的GOLD区域(42)、栅极绝缘膜(5)栅电极(6a)与GOLD区域(42)在平面上重叠的部分的沟道长方向的长度(G2)，被设定得比栅电极(6a)与GOLD区域(41)在平面上重叠的部分的沟道长方向的长度(G1)要长。由此，获得寄生电容进一步降低的半导体器件。
半导体器件

[发明专利]一种双极与P沟自对准JFET管兼容工艺-CN201210425955.2有效
发明人：丁继洪;吕东锋;陈计学;李苏苏;简崇玺 -专利权人：华东光电集成器件研究所
申请日： 2012-10-31 - 公布日： 2013-02-06 - 主分类号： H01L21/8248 文献下载
摘要：本发明涉及一种双极与P沟自对准JFET管兼容工艺，通过其中栅区预氧化、沟道区注硼、栅区注磷、以及退火工艺，实现一种用于双极与栅自对准P沟JEFT兼容的集成放大器制造方法。克服了现有的非自对准栅形成的栅源/漏交叠寄生电容大，源端电阻和漂移区长度都偏大，器件取决于沟道区及漂移区的图形尺寸与掺杂浓度等缺陷。本发明的栅自对准结构的P沟JEFT管工艺具有如下优点：（1）实现了栅区与源/漏区自对准，减小了栅源/漏交叠寄生电容及源端电阻和漏端的漂移区长度。
一种对准 jfet 兼容工艺

[发明专利]一种顶栅自对准氧化锌薄膜晶体管的制备方法-CN201110401730.9有效
发明人：王漪;蔡剑;王薇;韩德栋;王亮亮;任奕成;张盛东;刘晓彦;康晋锋 -专利权人：北京大学
申请日： 2011-12-06 - 公布日： 2012-05-02 - 主分类号： H01L21/336 文献下载
摘要：本发明的方法仅需要3块掩膜版，利用三次光刻制备出氧化锌薄膜晶体管；采用自对准方法将沟道区外的栅介质层和栅电极的这两层光刻胶一起剥离，然后对暴露出的沟道区两端的半导体层进行处理减小其电阻以形成低电阻的源区和漏区本发明由于实现栅介质层和栅电极的自对准，从而有效地减小寄生电容、寄生电阻，提高栅控能力，对提高薄膜晶体管器件自身性能和实现高速薄膜晶体管电路等具有积极效果，同时大大的降低了工艺难度，节约制造成本，提高成品率
一种对准氧化锌薄膜晶体管制备方法

[发明专利]一种抗总剂量辐射的小沟道宽度NMOS管版图加固结构-CN202310030717.X有效
发明人：米丹;周昕杰;周晓彬;殷亚楠;郭风岐 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-01-10 - 公布日： 2023-10-17 - 主分类号： H01L27/02 文献下载
摘要：本发明公开一种抗总剂量辐射的小沟道宽度NMOS管版图加固结构，属于集成电路领域，包括p型半导体衬底、设置在p型半导体衬底上的有源区、设置在有源区上的栅端、设置在中部的n+沟道区，上下两侧的隔离栅与主体有源区边缘相切、相交或相间，并横跨隔离有源区。通过隔离栅与隔离有源区相互配合，并设置外围隔离有源区环，可以有效阻断总剂量辐射效应引起的场区氧化层下的漏电通路，降低边缘寄生NMOS管和场区寄生NMOS管的影响，提升NMOS管抗总剂量辐射的能力。
一种剂量辐射沟道宽度 nmos 版图加固结构

[实用新型]一种通讯设备的电池热保护电路-CN201721004735.7有效
发明人：汪晨 -专利权人：汪晨
申请日： 2017-08-11 - 公布日： 2018-08-10 - 主分类号： H02H7/18 文献下载
摘要：本实用新型公开了一种通讯设备的电池热保护电路，包括集成保护模块，所述集成保护模块包括充电检测比较器、过放电检测比较器、放电过电流检测比较器、振荡器、计数器、逻辑控制电路、短路延时电路和电平转换电路，所述集成保护模块外部连接平滑滤波电路、两个寄生二极管的N沟道功率MOS管和限流电阻，所述平滑滤波电路并联在电池正负极两端，所述两个寄生二极管的N沟道功率MOS管和限流电阻与电池负极连接，本实用新型提供一种通讯设备的电池热保护电路，具有过度充电保护、过度放电保护和过电流
热保护电路保护模块通讯设备平滑滤波电路本实用新型寄生二极管功率MOS管限流电阻电池比较器过放电检测比较器电平转换电路逻辑控制电路计数器电池正负极过充电保护过电流检测过放电保护充电保护充电检测电池负极短路保护短路延时过度放电外部连接过电流振荡器最大化放电电量电路

[发明专利]半导体器件及其制造方法-CN201010553050.4有效
发明人：罗军;赵超 -专利权人：中国科学院微电子研究所
申请日： 2010-11-22 - 公布日： 2012-05-30 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及一种半导体器件，包括衬底、位于所述衬底中的沟道区、源漏区、位于所述沟道区上的栅极和栅极侧墙以及位于所述源漏区上的镍基硅化物，其特征在于：所述镍基硅化物为外延生长的薄膜层。通过合理设置镍基硅化物材质以及处理温度，使得镍基硅化物可以承受为了消除DRAM电容缺陷而进行的高温退火，从而可以降低DRAM的MOSFET源漏寄生电阻和接触电阻，同时也可与现有CMOS制造技术兼容。
半导体器件及其制造方法

[实用新型]一种外延复合栅结构功率器件-CN201821429859.4有效
发明人：范捷;万立宏;王绍荣 -专利权人：江苏丽隽功率半导体有限公司
申请日： 2018-08-31 - 公布日： 2019-03-29 - 主分类号： H01L21/336 文献下载
摘要：本实用新型公开了一种外延复合栅结构功率器件，涉及半导体技术领域，该功率器件在传统功率器件的基础上采用了外延本征硅、氮氧化硅、氮化硅、氧化硅和半绝缘多晶硅构成的多层复合栅结构，沟道的不同位置用不同结构栅极，通过创新的结构设计和材料匹配降低了器件沟道区的漏电，降低缺陷密度，从而降低了栅极缺陷和寄生电容，提升了功率器件的产品性能和可靠性。
功率器件复合栅半导体技术领域半绝缘多晶硅本实用新型器件沟道区漏电产品性能传统功率氮氧化硅多层复合寄生电容结构栅极本征硅氮化硅氧化硅栅结构沟道匹配

[发明专利]半导体装置的制造方法-CN201180016196.8有效
发明人：山崎舜平;乡户宏充 -专利权人：株式会社半导体能源研究所
申请日： 2011-03-11 - 公布日： 2012-12-19 - 主分类号： H01L29/786 文献下载
摘要：通过设置金属氧化物膜，可以防止在晶体管中的氧化物半导体膜的背沟道侧产生寄生沟道。
半导体装置制造方法

[发明专利]一种选区外延高质量的AlGaN/GaN生长方法-CN201610801795.5在审
发明人：刘扬;张佳琳;杨帆;何亮 -专利权人：中山大学
申请日： 2016-09-05 - 公布日： 2016-12-07 - 主分类号： H01L21/335 文献下载
摘要：在所述基板上依次选择区域外延GaN沟道层、AlN插入层以及AlGaN势垒层，其中GaN沟道层通过TMIn辅助生长。本发明能够有效抑制选区外延中再生长界面的寄生沟道，提高选区外延生长的AlGaN/GaN异质结构质量，降低外延层的漏电流。
一种选区外延质量 algan gan 生长方法

[发明专利]一种氮化镓肖特基二极管及其制备方法-CN202310692137.7在审
发明人：郭涛;吴畅;曾宇磊 -专利权人：湖北九峰山实验室
申请日： 2023-06-11 - 公布日： 2023-09-22 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种氮化镓肖特基二极管及其制备方法，包括：衬底、氮化镓沟道层、氧化镓势垒层、盖帽层；所述氮化镓沟道层与所述氧化镓势垒层之间形成二维电子气层；所述氮化镓沟道层两端分别设有截断所述二维电子气层的电极凹槽本发明制备的肖特基二极管具有寄生效应小、非线性电容区间大、截止频率高的优点。
一种氮化镓肖特基二极管及其制备方法

[发明专利]一种具有电偶极层结构的氮化镓基异质结场效应晶体管-CN201410427468.9有效
发明人：杜江锋;陈南庭;潘沛霖;刘东;白智元;于奇 -专利权人：电子科技大学
申请日： 2014-08-27 - 公布日： 2017-07-28 - 主分类号： H01L29/778 文献下载
摘要：本发明公开了一种具有电偶极层结构的氮化镓基异质结场效应晶体管，其结构从下至上依次主要由衬底，氮化镓缓冲层，氮化镓沟道层，势垒层以及在势垒层上形成有源极、漏极，在器件表面有淀积一层钝化层，并且在钝化层中引入电偶极层以调制沟道电场的分布本发明通过在钝化层中间引入电偶极层以改变沟道电场的分布，提高器件的耐压能力，同时避免增加器件寄生电容。此外，电偶极层的引入能有效的屏蔽势垒层表面束缚电荷，减小栅延迟和电流崩塌效应。
一种具有电偶极层结构氮化镓基异质结场效应晶体管

[发明专利]一种开关及其制造方法-CN201410013005.8有效
发明人：赵骞;张黎阳;龙华;程珍娟;唐东杰;郑瑞 -专利权人：国民技术股份有限公司
申请日： 2014-01-10 - 公布日： 2018-07-17 - 主分类号： H01L27/02 文献下载
摘要：该开关包括：基底；半导体层，形成在基底中，半导体层包括第一有源区域、第二有源区域和沟道区域，其中，沟道区域位于第一有源区域和第二有源区域之间；栅极，设置在沟道区域之上；第一金属层，设置在第一有源区域上并与第一有源区域电连接；第二金属层，设置在第二有源区域上并与第二有源区域电连接；其中，第一金属层和第二金属层分别与栅极至少部分重叠以形成寄生前馈电容。
源区域沟道区域第二金属层第一金属层半导体层电连接基底前馈电容芯片成本寄生制造芯片