专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1601851个,建议您升级VIP下载更多相关专利
  • [发明专利]将网页的区域渲染为目标区域-CN201110426201.4有效
  • W.J.聪;G.加鲁达;R.S.库马;C.S.埃斯特斯 - 微软技术许可有限责任公司
  • 2011-12-19 - 2012-07-04 - G06F17/30
  • 目标网页可以嵌入以服务器为主机的资源。然而,这种嵌入会导致兼容性和/或安全性问题;例如,嵌入式资源的尺度会使目标网页的布局歪斜。相反,网页可以与目标网页分开被渲染,并且网页的区域(例如,由一组坐标定义的区域)可以从网页提取并且可以在目标网页的目标区域中呈现。区域的元素可以在网页中隔离地显示和执行,并且可以在域中操作(例如,与服务器通信并且接入由服务器存储的饼干文件),但是又不会与目标网页的元素交互,由此减轻许多兼容性和安全性问题。
  • 网页区域渲染目标
  • [发明专利]半导体装置-CN201580052278.6有效
  • 八田英之;三浦成久 - 三菱电机株式会社
  • 2015-09-07 - 2020-07-17 - H01L29/78
  • MOSFET的区域(12)包括与电极(41)连接的极接触区域(12a)、与阱区域(20)的沟道区域邻接的极伸展区域(12b)、以及在极伸展区域(12b)与极接触区域(12a)之间配设了的极电阻控制区域极电阻控制区域(15)包括杂质浓度比极接触区域(12a)或者极伸展区域(12b)低的低浓度极电阻控制区域(15a)、和形成于阱区域(20)与低浓度极电阻控制区域(15a)之间且杂质浓度比低浓度极电阻控制区域(15a)高的高浓度极电阻控制区域(15b)。
  • 半导体装置
  • [发明专利]NFET/PFET的极/漏极区域的选择性凹进-CN201811098848.7有效
  • 张云闵;陈建安;王冠人;王鹏;陈煌明;林焕哲 - 台湾积体电路制造股份有限公司
  • 2018-09-19 - 2022-10-28 - H01L21/336
  • 方法包括在第一极/漏极区域和第二极/漏极区域上方形成层间电介质。第一极/漏极区域和第二极/漏极区域分别是n型和p型。蚀刻层间电介质以形成第一接触开口和第二接触开口,其中,第一极/漏极区域和第二极/漏极区域分别暴露于第一接触开口和第二接触开口。使用工艺气体来同时回蚀刻第一极/漏极区域和第二极/漏极区域,并且第一极/漏极区域的第一蚀刻速率高于第二极/漏极区域的第二蚀刻速率。在第一极/漏极区域和第二极/漏极区域上分别形成第一硅化物区域和第二硅化物区域。本发明的实施例还涉及NFET/PFET的极/漏极区域的选择性凹进。
  • nfetpfet区域选择性凹进
  • [发明专利]集成电路场效应管的结构-CN200610024575.2无效
  • 朱振东;朱英姿;吴镔 - 科圆半导体(上海)有限公司
  • 2006-03-10 - 2007-09-12 - H01L27/085
  • 本发明公开了一种集成电路场效应管的结构,包括横向的漏区域和纵向的栅极区域,所述漏区域包括漏极区域区域,所述栅极区域与所述漏区域相交叉,所述漏极区域和所述区域分别位于所述栅极区域的两侧,相邻的漏区域之间还有间隔区域,所述栅极区域在相邻的两漏区域上的位置相互错开,所述栅极区域延伸至间隔区域后发生弯折,该弯折部分将位于相邻的漏区域上相互错开栅极区域相连接。本发明通过使栅极区域发生弯折,不仅使栅极区域在间隔区域的面积增大了,而且还提高了集成电路的集成度,从而提升了集成电路的性能。
  • 集成电路场效应结构
  • [发明专利]静态随机存取记忆体储存单元-CN201611192168.2在审
  • 耿文骏;张峰铭 - 台湾积体电路制造股份有限公司
  • 2016-12-21 - 2017-09-12 - H01L27/11
  • 一种静态随机存取记忆体储存单元,包括依序排列在第一方向的第一极扩散区域到第四极扩散区域、第一通闸晶体管其区域由第一极扩散区域形成、第一上拉晶体管及第二上拉晶体管其区域由第二极扩散区域形成、第一下拉晶体管及第二下拉晶体管其区域由第三极扩散区域形成、第二通闸晶体管其区域由第四极扩散区域形成、以及第一通闸晶体管与第二通闸晶体管之间的中间区域横穿整个静态随机存取记忆体储存单元。第一极扩散区域及第四极扩散区域中与中间区域隔开。
  • 静态随机存取记忆体储存单元
  • [发明专利]半导体装置-CN201780097567.7有效
  • 八田英之;日野史郎;菅原胜俊 - 三菱电机株式会社
  • 2017-12-21 - 2023-04-28 - H01L29/739
  • 区域(20)具有第2导电类型。阱接触区域(25)具有比阱区域(20)的电阻率低的电阻率。极接触区域(12)被阱区域(20)从漂移层(2)隔开而设置于阱区域(20)上,具有第1导电类型。极电阻区域(15)被阱区域(20)从漂移层(2)隔开而设置于阱区域(20)上,与极接触区域(12)邻接,具有第1导电类型,具有比极接触区域(12)的片电阻高的片电阻。极电极(40)与极接触区域(12)、阱接触区域(25)以及极电阻区域(15)相接,至少经由极电阻区域(15)连结于沟道(CH)。
  • 半导体装置
  • [发明专利]半导体器件和包括半导体器件的电子系统-CN202111439122.7在审
  • 白圣权;金鹤善;徐载和 - 三星电子株式会社
  • 2021-11-29 - 2022-07-01 - H01L27/11573
  • 一种半导体器件的晶体管,包括隔离区域、设置在隔离区域中的有源区域、在有源区域上沿第二方向延伸的栅极、以及分别在栅极的第一侧和第二侧上的有源区域中沿垂直于第二方向的第一方向延伸的极和漏极区域极和漏极区域包括低浓度极和漏极掺杂区域,该低浓度极和漏极掺杂区域包括第一和第二低浓度极和漏极掺杂区域极和漏极区域还包括高浓度极和漏极掺杂区域,该高浓度极和漏极掺杂区域分别设置在低浓度极和漏极掺杂区域中并且具有高于低浓度极和漏极掺杂区域的掺杂浓度。第一低浓度极和漏极掺杂区域在第二方向上的第一长度大于第二低浓度极和漏极掺杂区域在第二方向上的第二长度。
  • 半导体器件包括电子系统
  • [发明专利]半导体器件的制造方法-CN201910908571.8有效
  • 何志斌 - 上海华力集成电路制造有限公司
  • 2019-09-25 - 2022-02-01 - H01L21/8238
  • 本申请公开了一种半导体器件的制造方法,包括:在核心器件的NMOS区域覆盖光刻胶,通过刻蚀去除IO器件的区域以及核心器件的PMOS区域区域的硬掩模层;对IO器件的区域的第一栅氧化层,以及PMOS区域区域进行刻蚀,在PMOS区域区域形成U形沟槽;去除NMOS区域的光刻胶,对PMOS区域区域进行刻蚀,在PMOS区域区域形成∑形沟槽;通过外延工艺在∑形沟槽中生长硅锗层;通过湿法刻蚀工艺先后去除硬掩模层以及IO器件的区域的第一栅氧化层。本申请由于不需要通过额外的光刻工艺去除区域的第一栅氧化层,从而降低了工艺复杂性,进而降低了工艺成本。
  • 半导体器件制造方法
  • [发明专利]半导体装置及半导体装置的制造方法-CN202111106857.8在审
  • 中野佑纪;中村亮太 - 罗姆股份有限公司
  • 2015-11-13 - 2021-12-24 - H01L29/06
  • 本发明的半导体装置,包含:半导体层;在所述半导体层中划分第1导电型的区域的栅极沟槽;所述区域的下部的第2导电型的沟道区域;贯通所述区域及所述沟道区域极沟槽;所述极沟槽的底部及侧部的第2导电型的杂质区域;所述半导体层上的极电极;以及具有比所述杂质区域高的浓度的第2导电型的高浓度杂质区域,其在所述半导体层的表面具有与所述极电极连接的接触部,并且贯通所述区域而延伸到比所述区域深的位置
  • 半导体装置制造方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top