“中国电子科技集团公司第五十八研究所”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果1169个，建议您升级VIP下载更多相关专利

[发明专利]一种降低表面电场的抗辐射VDMOS器件制造方法-CN202310555807.0在审
发明人：徐政;洪根深;谢儒彬;张庆东;徐海铭;廖远宝;唐新宇 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2023-05-17 - 公布日： 2023-10-27 - 主分类号： H01L21/336 文献下载
摘要：本发明公开一种降低表面电场的抗辐射VDMOS器件制造方法，属于功率开关器件领域。提供包括衬底、缓冲层和外延层的硅晶圆；在进行JFET注入后，两次推结分别形成第一PWELL结和第二PWELL结；第一PWELL结和第二PWELL结位于所述硅晶圆内部；进行源极注入形成源区，并在硅晶圆表面制作栅氧和多晶；制作接触区、金属层间介质；在硅晶圆的正面制作源极金属、在硅晶圆背面淀积漏极金属。本发明通过二次注入和推结，把栅极下方PWELL与JFET结电场峰值由表面推到体内，提高了器件结构的单粒子烧毁和单粒子栅击穿性能。
一种降低表面电场辐射 vdmos 器件制造方法

[发明专利]多层多芯片扇出型三维集成封装方法及结构-CN202111017250.2有效
发明人：夏晨辉;周超杰;王刚;吉勇;明雪飞 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2021-08-31 - 公布日： 2023-10-27 - 主分类号： H01L21/768 文献下载
摘要：本发明涉及一种多层多芯片扇出型三维集成封装方法及结构。其包括如下步骤：步骤1、提供临时键合载板，并设置载板互连金属布线层；步骤2、在所述载板互连金属布线层上制备得到所需的底层塑封单元体；步骤3、在上述底层塑封单元体上制备若干层叠分布的层叠塑封单元体；步骤4、拆除上述临时键合载板与底层塑封单元体间的连接，并在拆除后，利用晶圆级植球工艺，在与底层塑封单元体连接的载板互连金属布线层上设置所需的封装体焊球，以形成所需的集成封装体。本发明与现有封装工艺兼容，能有效减少封装后的翘曲度，减少损耗，提高封装性能，安全可靠。
多层芯片扇出型三维集成封装方法结构

[发明专利]用于flash型可编程逻辑器件的数据读写控制电路-CN202110763690.6有效
发明人：何小飞;曹正州 -专利权人：无锡中微亿芯有限公司;中国电子科技集团公司第五十八研究所
申请日： 2021-07-06 - 公布日： 2023-10-27 - 主分类号： G11C7/10 文献下载
摘要：本发明公开了一种用于flash型可编程逻辑器件的数据读写控制电路，涉及可编程逻辑器件领域，该数据读写控制电路在进行数据写入时，数据选择模块选通配置数据通道将配置数据写入数据锁存模块中进行锁存，再通过数据驱动模块输出相应的配置数据，数据读写控制电路在进行数据回写时，通过回读控制模块将数据驱动模块的输出端的配置数据传输到数据修调模块进行数据修调得到修调后配置数据，数据选择模块选通回写数据通道将修调后配置数据写入数据锁存模块中进行锁存，再通过数据驱动模块输出，该数据读写控制电路能够实现稳定的数据配置和数据回写，不占用额外的寄存器单元，实现灵活，适用于大规模可编程器件。
用于 flash 可编程逻辑器件数据读写控制电路

[发明专利]一种基于遗传算法的DCDC buck变换器离散滑模控制算法-CN202311059260.1有效
发明人：王明杰;魏敬和;于宗光;刘国柱;奚琦;高营 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2023-08-22 - 公布日： 2023-10-27 - 主分类号： H02M3/157 文献下载
摘要：本发明公开一种基于遗传算法的DCDC buck变换器离散滑模控制算法，属于电气自动化设备领域，包括以下步骤：（一）DC‑DC buck变换器电压跟踪误差系统的构建；（二）基于BP神经网络的离散滑模控制器设计；（三）基于遗传算法优化BP神经网络初始权重值以及阈值。本发明采用BP神经网络的输出作为离散滑模控制器切换部分的系数，有效克服了传统离散滑模控制切换部分的抖振；另外，针对BP神经网络容易出现局部最小化以及收敛速度慢的问题，本发明采用遗传算法对BP神经网络的初始权重值以及阈值进行全局优化，不仅能发挥BP神经网络泛化的映射能力，而且还使得BP神经网络具有较快的收敛性以及较强的学习能力。
一种基于遗传算法 dcdc buck 变换器离散控制

[发明专利]一种低噪声的带隙基准电压源-CN201811395198.2有效
发明人：黄少卿;朱琪;顾小明;罗永波;宣志斌;肖培磊 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2018-11-22 - 公布日： 2023-10-27 - 主分类号： G05F1/567 文献下载
摘要：本发明公开一种低噪声的带隙基准电压源，属于模拟电路技术领域。所述低噪声的带隙基准电压源包括偏置电路、三级层叠ΔVBE产生电路和误差放大器；其中，三级层叠ΔVBE产生电路包括第一级层叠ΔVBE产生电路、第二级层叠ΔVBE产生电路和第三级层叠ΔVBE产生电路，每一级层叠ΔVBE产生电路分别产生一个正温度系数电压，所述误差放大器与每一级层叠ΔVBE产生电路构成闭环负反馈，三级层叠ΔVBE产生电路所产生的正温度系数电压之和即为带隙基准电压源的正温度系数ΔVBE。通过子电路层叠方式，可得到一个较大的ΔVBE，同时又能降低基准噪声和芯片面积。
一种噪声基准电压

[发明专利]一种发射单元中指令发射处理方法-CN202111070519.3有效
发明人：魏敬和;刘德;周博文 -专利权人： 中国电子科技集团公司第五十八研究所;中科芯集成电路有限公司
申请日： 2021-09-13 - 公布日： 2023-10-27 - 主分类号： G06F9/30 文献下载
摘要：本发明公开一种发射单元中指令发射处理方法，属于计算机体系架构领域。根据指令类型设置指令的状态和需要进行唤醒的源操作数的数量；将指令加入发射队列，每个周期根据发射队列的占用情况，计算每条指令能够向前移动的距离；唤醒单元每周期输入已经被写入数据的物理寄存器号，自上而下与发射队列中所有的指令的源操作数寄存器号进行比较。根据比较结果设置指令的源操作数准备标志位，全部操作数准备好的指令所在的发射槽发出请求信号；所有发射槽请求信号输入发射选择逻辑，发射选择逻辑根据执行单元是否处于空闲状态决定要发射的指令数量，再根据指令先后顺序和发射队列中的位置选择相应数量的指令进行发射；被发射的指令从发射队列中清除。
一种发射单元指令处理方法

[实用新型]一种多路数字信号发生装置-CN202321449239.8有效
发明人：徐伟伟;姜汝栋;邵振宇;冯慧玲 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2023-06-08 - 公布日： 2023-10-27 - 主分类号： G01R1/28 文献下载
摘要：本实用新型涉及集成电路老炼可靠性试验技术领域，特别涉及一种多路数字信号发生装置，该装置上设有多层电路板，所述多层电路板上包括：电压调整电路，为整板供电及用于输出信号的幅值调节；源信号输入端，用于初始信号的接入；信号分频电路，对单一信号源做分频处理；码型、周期调整电路，将分频后的信号进行编码处理；输出波形调整电路，增加编码处理后波形的驱动能力。本实用新型使用操作方便，逻辑结构清晰，驱动信号稳定，解决了信号源通道数和驱动能力不足的问题，具有结构简单，试验效率高的优势。
一种路数信号发生装置

[发明专利]双面重布线高套准精度的封装方法及结构-CN202310789365.6在审
发明人：杨诚;王成迁;戴飞虎;张鹏 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2023-06-29 - 公布日： 2023-10-24 - 主分类号： H01L21/50 文献下载
摘要：本发明涉及一种双面重布线高套准精度的封装方法及结构，其包括：提供若干待双面重布线的目标芯片以及若干双面重布线对位套准用的对位芯片，并将所提供的目标芯片与对位芯片进行晶圆重构，以形成重构晶圆片，以第二对位图形作为对位标记，制备与目标芯片的芯片第一表面适配的芯片第一表面重布线层；以第一对位图形作为对位标记，制备与目标芯片的芯片第二表面适配的芯片第二表面重布线层；对上述的重构晶圆片切割，以形成双面重布线的目标芯片。本发明能有效提高双面重布线套准精度，与现有工艺兼容，提高双面重布线封装的可靠性。
双面布线高套准精度封装方法结构

[发明专利]一种基于图像制导的目标识别及制导方法-CN202311182065.8在审
发明人：杨希;程虎;杨赟辉;吕璐 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2023-09-14 - 公布日： 2023-10-24 - 主分类号： F41G3/06 文献下载
摘要：本发明公开一种基于图像制导的目标识别及制导方法，属于计算机视觉领域。光电载荷导引头光轴弹目距离解算；侦查地面特定目标与人选目标特征匹配；目标锁定与持续跟踪；目标失锁与重新捕获。本发明与传统人在回路控制的激光制导武器相比，既保留人在回路选择锁定的察打方式，又新增“射后不管，自主察打”的图像制导模式，丰富了导弹的智能制导模式，提高参与作战人员的效率，降低由于无线链路延时导致的人为操作失误的概率，提高作战效能；本发明提及的目标识别与跟踪方法，满足计算量小，实时性高，准确率高的要求，能够在低功耗嵌入式平台上完成计算，有效提高了导引头整体的计算效能，为智能导引头的使用提供了简便可靠的实现方法。
一种基于图像制导目标识别方法

[发明专利]一种灵活配置片内扫描链的互连测试结构-CN202311198685.0在审
发明人：魏敬和;章震;殷誉嘉;于宗光;刘国柱;高营;何健;滕浩然 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2023-09-18 - 公布日： 2023-10-24 - 主分类号： G01R31/3185 文献下载
摘要：本发明涉及超大规模数字集成电路测试领域，具体涉及一种灵活配置片内扫描链的互连测试结构。包括：分段边界扫描链模块，将片内所有的扫描链按照互连对象进行划分；TAP控制器模块，用于根据JTAG输入信号，控制内部测试电路的动作；同时接入扫描链重定向控制模块，以生成扫描链重定向需要的控制使能信号；扫描链重定向控制模块，用于实现扫描链的灵活配置和旁路多余的扫描链；包括：配置寄存器链、双向互连测试控制模块和测试输出TDO控制逻辑。本发明解决互连测试扫描链含有无效段、无法同时进行双向互连测试以及多芯粒场景只能多次配置两两测试的问题。
一种灵活配置扫描互连测试结构

[发明专利]一种基于PCIE转SRIO的高通量可信数据通信系统及方法-CN202311206451.6在审
发明人：王琪;张梅娟;周迁;邓佳伟 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2023-09-19 - 公布日： 2023-10-24 - 主分类号： H04L69/08 文献下载
摘要：本发明公开一种基于PCIE转SRIO的高通量可信数据通信系统及方法，属于通信技术领域，包括依次串联的PCIE处理模块、协议转换模块、可信安全模块和SRIO处理模块；PCIE处理模块用于发送和接收PCIE报文，通过PCIE总线与上游设备进行数据通信；协议转换模块将PCIE协议与SRIO协议进行数据转换；可信安全模块对SRIO包的通信数据进行加解密，确保数据的安全可信；SRIO处理模块用于发送和接收SRIO协议数据，通过SRIO总线连接对端设备进行通信。本发明在4对差分线上实现20Gbps的有效传输数据通信，且数据能可信安全通信。
一种基于 pcie srio 通量可信数据通信系统方法

[发明专利]一种抗总剂量辐照的VDMOS终端结构的制作方法-CN202311007879.8在审
发明人：徐政;吴素贞;洪根深 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2023-08-11 - 公布日： 2023-10-20 - 主分类号： H01L29/06 文献下载
摘要：本发明公开一种抗总剂量辐照的VDMOS终端结构的制作方法，属于半导体领域。在硅晶圆中形成P‑场限环和N‑截止环；不进行光刻，对整个终端进行硼离子注入和推结，形成界面电荷屏蔽层；在表面淀积SiO2并进行光刻和腐蚀，形成有源区；光刻形成P+图形窗口和N+图形窗口，分别进行BF2和As注入用于P+欧姆接触和N+欧姆接触；生长栅氧，淀积多晶，多晶刻蚀形成多晶场板；再淀积SiO2，形成接触孔，暴露出N+欧姆接触和P+欧姆接触用于金属欧姆接触；淀积金属，进行金属刻蚀形成金属场板；在背面淀积金属形成漏极。本发明在常规终端中增加界面电荷屏蔽层，对总剂量辐照后生成的界面电荷起到补偿作用，在总剂量辐照的条件下保持终端耐压不降低，实现了总剂量辐照加固。
一种剂量辐照 vdmos 终端结构制作方法

[发明专利]一种高电流均匀性VDMOS器件的制造方法-CN202310739767.5在审
发明人：唐新宇;洪根深;谢儒彬;张庆东;徐海铭;廖远宝 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2023-06-21 - 公布日： 2023-10-20 - 主分类号： H01L21/336 文献下载
摘要：本发明公开一种高电流均匀性VDMOS器件的制造方法，属于半导体功率器件领域。在外延材料上生长栅氧化层，淀积多晶硅栅；光刻后对多晶硅栅和栅氧化层进行刻蚀，做出合适的图形；进行离子注入并退火形成阱、源极区；在表面依次生长氧化层、淀积氮化硅、TEOS；进行SPACER腐蚀，以氮化硅作为停止层形成侧墙，并将接触孔底部露出的氮化硅腐蚀去除；在表面形成介质层，通过光刻和腐蚀工艺，做源极和阱区的接触孔；溅射金属并利用光刻腐蚀做出源极和栅极引出。本发明利用SPACER腐蚀，形成左右两边对称的侧墙结构，以此来定义接触孔的位置，保证接触孔能对称覆盖两侧的源极区域，避免光刻精度不足引起的接触孔左右偏移，从而优化了VDMOS器件的电流均匀性和可靠性。
一种电流均匀 vdmos 器件制造方法

[发明专利]一种温漂修调电路-CN201811582357.X有效
发明人：邱旻韡;李娟;陈红;罗永波;宣志斌;肖培磊 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2018-12-24 - 公布日： 2023-10-20 - 主分类号： G05F1/567 文献下载
摘要：本发明公开一种温漂修调电路，属于补偿电路技术领域。所述温漂修调电路包括：电阻R2a和电阻R2b，所述电阻R2a和所述电阻R2b相串联；三极管Q4和三极管Q5，所述三极管Q4的基极和所述三极管Q5的基极相连接；所述电阻R2a和所述电阻R2b相串联后电阻R2a连接至所述三极管Q4的集电极，电阻R2b连接至所述三极管Q4的发射极。该温漂修调电路仅需修调一组电阻即可实现修调，修调方式大大简化，避免了采用电阻修调矩阵网络带来的应用局限性；在进行电路版图设计时只需考虑R2a电阻的匹配性设计，版图设计难度降低。
一种温漂修调电路

[发明专利]一种基于ATE的反熔丝FPGA异常分析方法-CN202310835122.1在审
发明人：李岱林;陈诚;王建超;黄健;康培培 -专利权人： 中国电子科技集团公司第五十八研究所
申请日： 2023-07-10 - 公布日： 2023-10-17 - 主分类号： G01R31/28 文献下载
摘要：本发明涉及反熔丝FPGA测试技术领域，具体涉及一种基于ATE的反熔丝FPGA异常分析方法。包括：步骤a：ATE测试系统实时采集并比对反熔丝FPGA的输出结果，如果芯片失效，将失效的向量地址形成测试报告输出a1，修改特定的输入条件A，使得芯片的故障率即失效地址降低，按照递增或递减的方式，在N次后结束测试，同时生成a1、a2到aN的失效地址报告；或者在第m次时，芯片性能正常并结束测试，同时生成a1、a2到am‑1的失效地址报告和第m次的输入条件；上述mN；步骤b：如果步骤a中的芯片性能正常；本发明不需要大量重复测试，就可以反馈芯片故障特征，降低了设计和生产成本，提高了分析效率。
一种基于 ate 反熔丝 fpga 异常分析方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 1169 条