[发明专利]驱动装置以及半导体模块在审
| 申请号： | 202210873028.0 | 申请日： | 2022-07-21 |
| 公开（公告）号： | CN116504781A | 公开（公告）日： | 2023-07-28 |
| 发明（设计）人： | 坂野竜则;下条亮平;末代知子 | 申请（专利权）人： | 株式会社东芝;东芝电子元件及存储装置株式会社 |
| 主分类号： | H01L27/07 | 分类号： | H01L27/07 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 刘英华 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种能够抑制损耗的驱动装置以及半导体模块。根据实施方式，驱动装置包括能够驱动半导体装置的驱动电路。所述半导体装置包括第一电极、第二电极、第三电极、第四电极、半导体部件以及绝缘部件。所述驱动电路能够将第一驱动信号供给至所述第三电极，并能够将第二驱动信号供给至所述第四电极。在第一动作中，所述第一驱动信号从第一电位变化为比所述第一电位高的第二电位。在所述第一动作中，所述第二驱动信号在从第三电位变化为比所述第三电位高的第四电位后，变化为所述第三电位与所述第四电位之间的第五电位。 | ||
| 搜索关键词： | 驱动 装置 以及 半导体 模块 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝;东芝电子元件及存储装置株式会社，未经株式会社东芝;东芝电子元件及存储装置株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202210873028.0/，转载请声明来源钻瓜专利网。
- 上一篇：叠加型隔振器
- 下一篇：适用于电解海水制氢的阳极水氧化催化剂及其制备方法
- 同类专利
- 半导体器件及相关电路、芯片、电子设备、制备方法-202210327363.0
- 杨文韬;赵倩;王梁浩;戴楼成 - 华为数字能源技术有限公司
- 2022-03-30 - 2023-10-24 - H01L27/07
- 本发明实施例提供一种功率半导体器件及相关电路、芯片、电子设备、制备方法，该半导体器件优化了二极管区域的正面结构，通过降低该区域内作为阳极区或阴极区的半导体层的厚度来降低二极管区域的载流子浓度，从而减少反向恢复电荷量，降低二极管的反向恢复损耗Err，最终提高RC‑IGBT的开关效率。
- 集成SBD的碳化硅器件及制备方法-202110807031.8
- 张涵;张昌利;金镇亨 - 威星国际半导体（深圳）有限公司
- 2021-07-16 - 2023-10-20 - H01L27/07
- 本发明公开了集成SBD的碳化硅器件及制备方法，包括：N+衬底，所述N+衬底的底部设置有与N+衬底底部连接的第三金属层，所述第三金属层作为漏电极；N‑外延层，所述N+衬底的顶面连接至N‑外延层；第一金属层，所述第一金属层覆盖在N‑外延层的左侧；第二金属层，所述第二金属层覆盖在N‑外延层的右侧，且第一金属层与第二金属层表面形成肖特基接触；第一P+注入区，所述第一P+注入区连接至N‑外延层及第一金属层；第二P+注入区，所述第二P+注入区连接至N‑外延层、第一金属层及第二金属层。本发明结构新颖，构思巧妙，通过在JTE终端内部和外部分别加入P+注入区来抑制单JTE结构对剂量的敏感性，有效降低了FJ器件对JTE剂量的敏感性。
- 一种高效整流器及其制造方法-201610150194.2
- 陈文锁;张培健;钟怡;王林凡 - 重庆中科渝芯电子有限公司;中国电子科技集团公司第二十四研究所
- 2016-03-16 - 2023-10-20 - H01L27/07
- 本发明公开了一种高效整流器及其制造方法；所述高效整流器包括重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型保护环区、第二导电类型体区、第一导电类型增强层、场介质层、栅介质层、栅电极层、上电极金属层和下电极金属层；所述高效整流器属于超势垒整流器类型，其采用只增加一次离子注入方式形成的增强层能够对MOS沟道区和位于体区间的类似JFET区进行杂质浓度调节，从而该高效整流器具有制造工艺简单和超低VF的优点。
- 漏端采用PIN二极管结构的射频前端一体化器件及制备方法-202310577513.8
- 张濛;邹旭;杨凌;马晓华;侯斌;武玫;郝跃 - 西安电子科技大学
- 2023-05-22 - 2023-10-03 - H01L27/07
- 本发明涉及一种漏端采用PIN二极管结构的射频前端一体化器件及制备方法，器件包括从下至上依次层叠设置的衬底层、缓冲层、GaN沟道层、AlGaN势垒层，所述GaN沟道层与所述AlGaN势垒层之间形成二维电子气；垂直设置的PIN二极管结构，所述PIN二极管结构位于所述AlGaN势垒层的一端之上；漏电极，所述漏电极位于所述PIN二极管结构上，当所述漏电极施加直流正电压时，PIN二极管结构呈导通状态，当所述漏电极施加直流负电压，PIN二极管结构呈关断状态。本发明将射频开关和功率放大器通过在漏极处形成垂直的PIN二极管结构的方法，集成在一个器件上，可以极大地减少射频前端器件的数量，芯片面积得到大幅度缩减。
- 一种半导体器件单元及Cascode器件-202310501663.0
- 梁壮;刘正超;陈雪磊;刘庆波;黎子兰 - 徐州致能半导体有限公司;广东致能科技有限公司
- 2023-05-06 - 2023-09-29 - H01L27/07
- 本发明涉及一种半导体器件单元及Cascode器件，属于半导体技术领域，用以解决Cascode器件可靠性低的技术问题。所述半导体器件单元包括器件主体和焊盘区，所述器件主体包括制作于一体的第一半导体器件和提升单元，所述第一半导体器件包括源极、栅极和漏极，所述提升单元包括电阻、电容和二极管中的一者或多者；所述焊盘区包括器件电极焊盘区和提升单元焊盘区，所述器件电极焊盘区包括配置于所述器件主体表面相互隔离的源极焊盘区、栅极焊盘区和漏极焊盘区；所述提升单元焊盘区包括配置于所述器件主体表面相互隔离的电阻焊盘区、电容焊盘区和二极管焊盘区中的一者或多者。本发明有效提高了Cascode器件的可靠性，简化了制造工艺。
- 半导体装置-202010135495.4
- 上马场龙;高桥彻雄;曾根田真也 - 三菱电机株式会社
- 2020-03-02 - 2023-09-29 - H01L27/07
- 得到具有良好的电气特性，并且抑制了制造成本的半导体装置。半导体装置(10)具有半导体衬底(40)，半导体衬底(40)被分类为IGBT区域(11)、二极管区域(12)、及MOSFET区域(13)。在半导体衬底(40)设置n
- 组合的MCD和MOS晶体管半导体器件-202011139373.9
- 史蒂文·皮克 - 安世有限公司
- 2020-10-22 - 2023-09-29 - H01L27/07
- 本公开涉及组合的MOS控制二极管(MCD)和MOS晶体管半导体器件以及相关联的制造方法。半导体器件包括：外延半导体层，其布置在半导体衬底上；沟槽矩阵，其形成在外延层中，沟槽矩阵包括第一多个间隔开的平行沟槽和第二多个间隔开的平行沟槽，其中，第一多个平行沟槽中的每一个与第二多个平行沟槽中的每一个正交；栅电极，其布置在第一多个间隔开的平行沟槽中的每一个中；以及源电极，其布置在第二多个间隔开的平行沟槽中的每一个中。
- 半导体装置-202211508789.2
- 花冈正行 - 三垦电气株式会社
- 2022-11-29 - 2023-09-26 - H01L27/07
- 本发明提供一种半导体装置，该半导体装置不降低IGBT的阈值、负载短路耐量而降低了反向导通型IGBT的反向峰值电流(Irpeak)。与IGBT区域的基极区域的杂质浓度相比，降低了二极管区域的杂质浓度。
- 半导体装置-202210841233.9
- 谷平圭;堀阳一;河野洋志 - 株式会社东芝;东芝电子元件及存储装置株式会社
- 2022-07-18 - 2023-09-22 - H01L27/07
- 实施方式的半导体装置具备：第一电极；第一导电型的第一半导体层，连接于所述第一电极；第二半导体层，设于所述第一半导体层上的第一区域，所述第二半导体层是第一导电型，且杂质浓度比所述第一半导体层的杂质浓度高；第二导电型的第三半导体层，设于所述第二半导体层上；第四半导体层，设于所述第一半导体层上的第二区域，所述第四半导体层是第一导电型，且杂质浓度比所述第一半导体层的杂质浓度高、比所述第二半导体层的杂质浓度低，并隔着所述第一半导体层的一部分与所述第二半导体层分离；第二导电型的第五半导体层，设于所述第四半导体层上的一部分；以及第二电极，连接于所述第三半导体层、所述第四半导体层以及所述第五半导体层。
- 一种半导体集成器件及其制作方法-202311061983.5
- 陈维邦 - 合肥晶合集成电路股份有限公司
- 2023-08-23 - 2023-09-22 - H01L27/07
- 本发明公开了一种半导体集成器件及其制作方法，属于半导体技术领域。所述半导体集成器件包括：衬底，包括多个有源区；浅沟槽隔离结构，设置在所述有源区之间，所述浅沟槽隔离结构包括第一浅沟槽隔离结构和第二浅沟槽隔离结构，所述第一浅沟槽隔离结构高出所述衬底表面，所述第二浅沟槽隔离结构低于所述衬底表面；晶体管，设置在所述有源区上；金属电阻器，设置在所述第一浅沟槽隔离结构上；以及多晶硅电阻器，设置在所述第二浅沟槽隔离结构上。通过本发明提供的一种半导体集成器件及其制作方法，提高半导体集成器件的设计多元化，并提高半导体集成器件的性能。
- 包括绝缘材料和存储器单元的垂直交替层的存储器阵列以及形成存储器阵列的方法-201880057380.9
- D·V·N·拉马斯瓦米 - 美光科技公司
- 2018-08-31 - 2023-09-22 - H01L27/07
- 一种存储器阵列包括绝缘材料和存储器单元的垂直交替层。所述存储器单元个别地包括晶体管和电容器。所述电容器包括第一电极，其电耦合到所述晶体管的源极/漏极区。所述第一电极包括直线水平横截面中的环形，以及从所述第一电极环形径向朝内的电容器绝缘体。第二电极从所述电容器绝缘体径向朝内。电容器‑电极结构竖向延伸穿过所述垂直交替层。所述电容器中的个别电容器的所述第二电极中的个别第二电极电耦合到所述竖向延伸的电容器‑电极结构。感测线电耦合到在不同存储器‑单元层中的多个所述晶体管的另一源极/漏极区。本文公开包含方法的额外实施例和方面。
- 低导通电压碳化硅整流器-201910756317.0
- A·康斯坦丁欧夫 - 半导体元件工业有限责任公司
- 2019-08-16 - 2023-09-22 - H01L27/07
- 本发明题为“低导通电压碳化硅整流器”。在一般方面，本发明提供了一种碳化硅(SiC)整流器，该SiC整流器可以包括第一导电类型的衬底、第一导电类型的漂移区、第一导电类型的结型场效应晶体管(JFET)区、第二导电类型的体区、第一导电类型的阳极注入区和第一导电类型的沟道。沟道可以与JFET区和阳极注入区接触并设置在它们之间。阳极注入区和JFET区之间的沟道的一部分可以设置在体区中。沟道可以被配置为在零偏压条件下断开，并且在正导通电压下接通。
- 半导体装置-202310086095.2
- 村松徹;内藤达也 - 富士电机株式会社
- 2023-02-01 - 2023-09-19 - H01L27/07
- 半导体装置具备半导体基板，所述半导体基板具有晶体管部和二极管部并设置有多个沟槽部，晶体管部具有：第一导电型的发射区，其设置于半导体基板的正面；第二导电型的基区，其设置于半导体基板；以及第二导电型的接触区，其设置于半导体基板的正面且掺杂浓度高于基区的掺杂浓度，二极管部具有第二导电型的阳极区，其设置于半导体基板的正面且掺杂浓度低于基区的掺杂浓度，晶体管部具有主区和第一边界区，所述主区与二极管部分离，并且在半导体基板的正面具有发射区和接触区，所述第一边界区设置于主区与二极管部之间，且在半导体基板的正面具有沿沟槽延伸方向交替地设置的发射区和基区。
- 半导体装置及半导体装置的制造方法-202310228549.5
- 吉浦康博;大月咏子;冈本隼人 - 三菱电机株式会社
- 2023-03-10 - 2023-09-19 - H01L27/07
- 本发明的目的在于提供能够抑制制造成本的半导体装置及半导体装置的制造方法。本发明涉及的半导体装置具有：第1导电型的半导体基板，其规定有单元区域、单元区域的外缘的区域即镇流电阻区域和将镇流电阻区域包围的末端区域；第1绝缘膜，其配置于半导体基板的表面之上，在单元区域具有第1开口部，并且在镇流电阻区域具有至少1个第2开口部；第2绝缘膜，其被填充于第2开口部；第2导电型的第1杂质层，其配置于半导体基板中的第1开口部之下的表面；第2导电型的第2杂质层，其配置于半导体基板中的第2开口部之下的表面；以及导电膜，其从半导体基板的第1开口部的表面至末端区域地配置。
- 一种集成有电阻的高压功率器件-202320622288.0
- 刘岩;卢世勇;田青 - 海矽微（厦门）电子有限公司
- 2023-03-27 - 2023-09-15 - H01L27/07
- 本发明公开了一种集成有电阻的高压功率器件，包括：形成于P型衬底内的第一N漂移区、第二N漂移区、第三绝缘层，所述第三绝缘层形成于所述第一N漂移区和所述第二N漂移区之间；以及形成于第一N漂移区内的第一N掺杂区、设置于第二N漂移区内的第二N掺杂区；所述第三绝缘层隔离所述第一N掺杂区和第二N掺杂区，从而使所述第一N掺杂区和第二N掺杂区形成两个独立的漏极；所述第三绝缘层上方设置有隔离多晶硅，所述隔离多晶硅连接所述第一N掺杂区和第二N掺杂区，从而令所述隔离多晶硅形成第一N掺杂区和第二N掺杂区之间高压功率电阻；所述隔离多晶硅设置为曲线型从而增加散热面积。实现将耐高压电阻直接集成在器件上，节省PCB空间。
- 一种半导体器件和电子设备-202211121846.1
- 王者伟;黄松 - 荣耀终端有限公司
- 2022-09-15 - 2023-09-12 - H01L27/07
- 本申请提供一种半导体器件和电子设备，涉及半导体技术领域，用于解决如何提升半导体器件的面积效率，降低半导体器件的成本的问题。半导体器件包括衬底、外延层、第一器件、隔离阱和第二器件。外延层包括第一区域和第二区域。第一器件包括多个并联的元胞，每个元胞均包括第一源极、第一漏极和第一栅极。第一源极和第一栅极设置于第一区域，衬底和外延层形成元胞的第一漏极。隔离阱设置于第二区域，且隔离阱与衬底之间由外延层间隔开。第二器件设置于隔离阱内，第二器件与外延层之间由隔离阱间隔开。其中，衬底和外延层的掺杂类型为N型，隔离阱的掺杂类型为P型。本申请实施例提供的半导体器件主要用于电源管理类或其他模拟类芯片。
- 用于抑制设备内的振荡的装置-202310221431.X
- 德塔德·彼得斯;曾光 - 英飞凌科技股份有限公司
- 2023-03-09 - 2023-09-12 - H01L27/07
- 公开了用于抑制设备内的振荡的装置，该装置包括结终端边缘、单极功率晶体管和RC缓冲器。RC缓冲器具有在多晶硅结构和半导体衬底之间并且为结终端边缘的一部分的电容器。该电容器具有p‑n结。RC缓冲器具有在单极功率晶体管的源极与形成电容器的第一层之间的多晶硅电阻器。单极晶体管和RC缓冲器并联耦接。RC缓冲器和单极功率晶体管被单片地形成在半导体衬底上。
- 一种新型纵向埋栅结构的可控硅类TVS及其制备方法-202310756702.1
- 杨帆;姜一波;吴瑕 - 江苏庆延微电子有限公司
- 2023-06-26 - 2023-09-05 - H01L27/07
- 本发明公开了一种新型纵向埋栅结构的可控硅类TVS及其制备方法。该TVS包括半导体衬底、硅基外延一、硅基外延二、阱区一、阱区二、阱区三、阱区四、接触注入一、接触注入二、接触注入三、接触注入四、接触注入五、接触注入六、接触注入七、接触注入八、三个埋栅及其栅槽。本发明通过新颖的结构设计和独特的工作原理，利用电荷充放模块在泻放阶段提高可控硅中PNP晶体管基区空穴浓度，显著降低空穴注入效率，抑制PNP晶体管进入深度饱和的效果，从而有效提高纵向可控硅类TVS的维持电压；利用低电压触发模块使得本发明能在低电压下灵活调节纵向可控硅类TVS的触发电压，有效克服传统的纵向静电浪涌防护TVS开启电压过高的问题。
- 半导体结构及其形成方法-202310575750.0
- 姜清华;高谷信一郎;李新宇;叶鹏辉 - 常州承芯半导体有限公司
- 2023-05-19 - 2023-08-29 - H01L27/07
- 一种半导体结构及其形成方法，其中半导体结构包括：晶体管结构，晶体管结构包括衬底、位于衬底上的集电层、基层、发射层、集电极、基电极和发射电极；第一电阻层，与集电层电连接；第二电阻层，与发射层电连接；电容结构，与基层电连接；热敏电阻层，具有正温度系数，与基电极电连接。热敏电阻层在感应到发热量后增大自身阻值，从而减小输入到基层上的电流I
- 功率管及抗浪涌电路-202320710469.9
- 张文芳;钱娅;张攀 - 美芯晟科技（北京）股份有限公司
- 2023-04-03 - 2023-08-29 - H01L27/07
- 本申请提供一种功率管及抗浪涌电路，涉及器件保护技术领域。功率管包括：多晶材料层和衬底有源区域；在预设方向上，多晶材料层设置在衬底有源区域的顶端；多晶材料层与衬底有源区域连接，以将功率管的衬底金属线与衬底有源区域并联接地，形成第一电阻和第二电阻并联组成的寄生电阻。抗浪涌电路包括：功率管、基于功率管形成的寄生管和寄生电阻；其中，基于寄生管和寄生电阻形成泄放浪涌的浪涌通路；寄生管的基极和寄生电阻的第一端与功率管的衬底连接；寄生电阻的第二端接地；寄生电阻用于为寄生管提供基极低电位，寄生管用于基于基极低电位截止导通，以断开浪涌通路。通过对功率管的结构进行修改，能够有效地减小产生的寄生电阻的阻值。
- 半导体元件-202211720866.0
- 李维中;丘世仰 - 南亚科技股份有限公司
- 2022-12-30 - 2023-08-25 - H01L27/07
- 本申请公开一种半导体元件，包括一基底；一隔离层，设置于该基底中并定义该基底的一主动区，其中该主动区包括一晶体管部分及从该晶体管部分延伸出的一可编程设计部分；一栅极结构，设置于该晶体管部分上；一漏极区，设置于该可编程设计部分及该晶体管部分中，并与该栅极结构相邻；一源极区，设置于该晶体管部分中，与该栅极结构相邻，并与该漏极区相对，该栅极结构介于两者之间；一中间绝缘层，设置于该可编程设计部分上；以及一上部导电层，设置于该中间绝缘层上。该可编程设计部分的该漏极区、该中间绝缘层及该上部导电层共同配置一可编程设计的结构。
- 半导体装置和半导体装置的制造方法-202310003905.3
- 窪内源宜 - 富士电机株式会社
- 2023-01-03 - 2023-08-18 - H01L27/07
- 提供一种半导体装置和半导体装置的制造方法。在层间绝缘膜的接触孔的底部形成硅化物层的情况下，能够在接触孔内良好地形成金属膜。具备：半导体基板；设置于半导体基板的上表面侧的多个沟槽；埋入到多个沟槽的内侧的绝缘栅型电极构造(6、7)；层间绝缘膜(20)，其设置于半导体基板和绝缘栅型电极构造(6、7)的上表面；以及硅化物层(31)，其设置于贯通层间绝缘膜(20)的接触孔(20a)的底部，与半导体基板的夹在相邻的沟槽(11)之间的上表面相接，其中，硅化物层(31)的下表面(31a)的至少一部分位于比层间绝缘膜(20)的下表面(20b)靠上侧的位置。
- 半导体器件和栅极驱动器电路-202310128676.8
- 克里斯蒂安·希佩尔;迪尔克·普列费特;费利克斯·西蒙·温特雷尔;雷米久什·维克托·博古斯谢维奇 - 英飞凌科技奥地利有限公司
- 2023-02-17 - 2023-08-18 - H01L27/07
- 公开了一种半导体器件(500)和栅极驱动器电路。该半导体器件包括衬底层(100)，衬底层(100)包括具有第一导电类型的浮置基极区(190)。具有第二导电类型的第一阱(110)和基极区(190)形成第一pn结(pn1)。第一导电结构(410)被电连接至第一阱(110)。具有第二导电类型的势垒区(130)和基极区(190)形成辅助pn结(pn3)。第二导电结构(420)通过整流结构(340)被电连接至基极区(190)。下拉结构(330)被配置成在电荷载流子穿过辅助pn结(pn3)的情况下，在势垒区(130)与第二导电结构(420)之间产生电压降。
- 功率集成二极管及其制造方法-202110542357.2
- 黄昌民;李学会 - 无锡昌德微电子股份有限公司
- 2021-05-18 - 2023-08-15 - H01L27/07
- 本发明公开了一种功率集成二极管及其制造方法，包括高压慢恢复二极管、多晶硅二极管和多晶硅电阻，该发明中：功率集成二极管中的阻尼电阻Rdamp能使震荡进行衰减，改善了EMI性能；并联二极管Dclp_2能提升电路效率，且对Mosfet上的尖峰脉冲进行更好嵌位；各P型区均由P‑区和P+区组成以及外延层采用双层外延，使器件反向恢复时间trr进一步增大；终端区P型场限环与有源区P型区同时制造减小了光刻次数，节省了制造成本；中低压多晶硅二极管的P型区与高压慢恢复二极管的P区同时制造，且该多晶硅二极管的P型注入利用场氧进行注入阻挡，不需要单独的光刻，减少工艺步骤，节省制造成本。
- 一种氮化镓半导体器件及芯片-202310346971.0
- 张辉;付杰;严丹妮;刘成;叶念慈 - 湖南三安半导体有限责任公司
- 2023-03-31 - 2023-08-11 - H01L27/07
- 本发明公开了一种氮化镓半导体器件及芯片，其中，该氮化镓半导体器件包括：半导体基材、多层半导体层、源极、栅极结构、漏极以及金属阳极；其中，多层半导体层设置在半导体基材上，且半导体层远离半导体基材的表面开设有至少一沟槽结构；源极、栅极结构和漏极彼此间隔的设置在半导体层表面，栅极结构设置在源极和漏极之间；金属阳极设置在栅极结构和漏极之间；沟槽结构设置在栅极结构和漏极之间，且金属阳极设置在至少一沟槽结构靠近栅极结构的一侧，金属阳极通过半导体层分别与源极、漏极接触，以形成反向续流二极管；本申请在氮化镓半导体器件上形成反向续流二极管，能有效提升器件耐压，同时减小器件的泄露电流，提升氮化镓半导体器件性能。
- 一种单片集成续流二极管的垂直型III族氮化物晶体管及其制备方法-202310465713.4
- 刘超;马宇川 - 山东大学;山东大学深圳研究院
- 2023-04-23 - 2023-08-04 - H01L27/07
- 本发明涉及一种单片集成续流二极管的垂直型III族氮化物晶体管及其制备方法，属于半导体器件领域。本发明通过将SBD单片集成在MOSFET内部，并在沟槽底部形成P型GaN屏蔽层，形成沟槽型混合PiN肖特基(MPS)二极管，作为续流二极管单片集成在MOSFET内部，可以有效地减小封装体积，消除金属互联可以有效地降低系统的寄生效应。同时沟槽型MPS在沟槽底部的通过离子注入形成的p型屏蔽层可以与n型漂移层形成PN结，通过PN结的耗尽区叠加，能够有效的调制肖特基阳极附近的电场分布，可以对肖特基接触形成良好的电场屏蔽效应，避免因势垒降低效应引起的大泄露电流和提前击穿问题。
- BCD器件-202211056231.5
- 莫海锋;冯新;张耀辉 - 苏州华太电子技术股份有限公司
- 2022-08-30 - 2023-08-01 - H01L27/07
- 本申请实施例提供了一种BCD器件，涉及半导体技术领域。该BCD器件至少包括依次连接的：衬底区、第二浓度掺杂埋区、多个DMOS器件单元以及介质层，其中，每个所述DMOS器件单元中至少包括：浓度小于所述第二浓度掺杂埋区的第一浓度掺杂漂移区，以及双扩散金属氧化物半导体场效应管DMOS器件，其特征在于，在相邻两个所述DMOS器件单元之间开设有一第一通孔，所述第一通孔贯穿所述介质层并延伸至所述第二浓度掺杂埋区，且所述第一通孔中至少填充有导电材料；所述第一通孔内壁与由所述导电材料构成的填充物之间设置有一层金属硅化物层。解决了目前BCD器件表面利用率较低的技术问题，达到提高BCD器件表面利用率的技术效果。
- 一种具有复合功能的IGBT芯片结构-202320548193.9
- 翟露青;马青翠 - 淄博美林电子有限公司
- 2023-03-21 - 2023-08-01 - H01L27/07
- 本实用新型提供了一种具有复合功能的IGBT芯片结构，涉及半导体器件制造领域。包括半导体衬底，半导体衬底中设有内置温度传感器结构，内置温度传感器结构包括沟槽，沟槽内设有热敏电阻结构，热敏电阻结构的上方设有多晶硅栅极；其中热敏电阻结构包括独立成段的分离栅多晶硅层，分离栅多晶硅层上方设有与其相连的超薄金属层。本实用新型通过在沟槽内部设置独立成段的分离栅多晶硅层，并使分离栅多晶硅层与超薄金属层相连接、组成热敏电阻结构，进而可以实时监控IGBT芯片(内部)的温度；因此，解决了现有的集成于IGBT芯片上的温度传感器结构中，所存在着的温度监测准确性低和灵敏度差的问题；同时，本实用新型可以在一定程度上降低IGBT芯片中的米勒电容，从而能够有效提高芯片的性能、保证芯片的正常工作。
- 驱动装置以及半导体模块-202210873028.0
- 坂野竜则;下条亮平;末代知子 - 株式会社东芝;东芝电子元件及存储装置株式会社
- 2022-07-21 - 2023-07-28 - H01L27/07
- 本发明提供一种能够抑制损耗的驱动装置以及半导体模块。根据实施方式，驱动装置包括能够驱动半导体装置的驱动电路。所述半导体装置包括第一电极、第二电极、第三电极、第四电极、半导体部件以及绝缘部件。所述驱动电路能够将第一驱动信号供给至所述第三电极，并能够将第二驱动信号供给至所述第四电极。在第一动作中，所述第一驱动信号从第一电位变化为比所述第一电位高的第二电位。在所述第一动作中，所述第二驱动信号在从第三电位变化为比所述第三电位高的第四电位后，变化为所述第三电位与所述第四电位之间的第五电位。
- 降低集成电路中无源器件损耗的结构及方法-202210839018.5
- 冯新;侯富诚 - 苏州华太电子技术股份有限公司
- 2022-07-19 - 2023-07-28 - H01L27/07
- 本发明公开了一种降低集成电路中无源器件损耗的结构及方法。所述降低集成电路中无源器件损耗的结构包括叠层设置的P型衬底和P型外延层，以及设置在所述P型外延层上的至少一有源器件结构、至少一无源器件结构和场氧化层；以及，所述P型外延层内还设置有至少一P型局部掺杂区，所述P型局部掺杂区对应设置在至少一所述无源器件结构与P型衬底之间，其中，所述P型局部掺杂区是通过对P型外延层的局部区域掺入N型杂质和P型杂质后形成的。本发明实施例提供的一种降低集成电路中无源器件损耗的结构及方法，降低了无源器件结构与衬底之间的耦合，降低了无源器件损耗。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
