[发明专利]通过选择性削减规则网格的垂直沟道晶体管制造工艺有效
申请号: | 201480078811.1 | 申请日: | 2014-09-24 |
公开(公告)号: | CN106463350B | 公开(公告)日: | 2019-12-20 |
发明(设计)人: | K·俊;P·莫罗;D·纳尔逊 | 申请(专利权)人: | 英特尔公司 |
主分类号: | H01L21/027 | 分类号: | H01L21/027 |
代理公司: | 72002 永新专利商标代理有限公司 | 代理人: | 林金朝;王英 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 通过 选择性 削减 规则 网格 垂直 沟道 晶体管 制造 工艺 | ||
【权利要求书】:
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201480078811.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 置入散色条于微影工艺的方法-201510859640.2
- 何育如;洪爱真;谢弘璋;吕奎亮;张雅惠 - 台湾积体电路制造股份有限公司
- 2015-11-30 - 2020-02-14 - H01L21/027
- 本发明公开了一种置入散色条于微影工艺的方法,该方法包括接收包含第一主要部件的集成电路设计布局,以及置入第一多个散色条于上述集成电路设计布局,以形成围绕于上述第一主要部件的第一环形图案的散色条。上述第一主要部件是设置于上述第一环形图案的散色条的一中央部分。本发明展现了改良聚焦深度、散色条印出窗口以及降低焦点位移。
- 版图结构以及半导体集成电路器件的形成方法-201810837135.1
- 不公告发明人 - 长鑫存储技术有限公司
- 2018-07-26 - 2020-02-07 - H01L21/027
- 本发明提供了一种版图结构以及半导体集成电路器件的形成方法。由于掩膜图案具有多个截断图形区,多个截断图形区靠近设置在遮盖图形区的边界上,从而在利用掩膜图案将第一特征图案界定为第二特征图案时,即可使所界定出的第二特征图案具有邻近截断图形区的边缘部分,并且该边缘部分在面对截断图形区的一侧与邻近的第二特征图案中的其他部分之间存在较大的空白区域。如此一来,在第二特征图案的边缘部分上定义出节点区时,即相应地为节点区预留出更大的空间区域,有效降低了后续在该节点区上所执行的相应工艺的制备难度并可增加相关工艺的制程窗口。
- 一种使用感光性聚硅氧烷制作图形化蓝宝石衬底的方法-201910827871.3
- 李彬彬;霍曜;李瑞评;陈铭欣 - 福建晶安光电有限公司
- 2019-09-03 - 2020-02-04 - H01L21/027
- 本发明公开了一种使用感光性聚硅氧烷制作图形化蓝宝石衬底的方法,包括以下步骤:将感光性聚硅氧烷涂覆在蓝宝石衬底的表面上,使在蓝宝石衬底的表面上形成一层均匀的聚硅氧烷膜;通过曝光机对聚硅氧烷膜进行曝光处理;将曝光处理后的蓝宝石衬底送入显影设备,显影设备中的显影剂会将曝光处理后的聚硅氧烷膜的曝光区域进行移除,以在蓝宝石衬底的表面显现出聚硅氧烷PSS图形;将显影后蓝宝石衬底进行加热,并对显影后的聚硅氧烷PSS图形进行固化,以获得氧化硅PSS图形的蓝宝石衬底。采用上述技术方案后,使得在整个图形化制作过程只需光刻一步,大大减少氧化硅PSS图形的制作流程的同时提升氧化硅PSS图形的控制能力。
- 一种用于减少晶圆边缘良率测试问题的方法-201710079115.8
- 王立斌;邓咏桢;曹秀亮;康军 - 上海华虹宏力半导体制造有限公司
- 2017-02-14 - 2020-01-24 - H01L21/027
- 本发明提供了一种用于减少晶圆边缘良率测试问题的方法,包括:第一步骤:获取对晶圆的钝化层执行光刻所将要采用的图案化光罩和图案化光阻;第二步骤:将所述图案化光罩变成反相的以得到反相的图案化光罩,而且在保持光阻图案不变的情况下使得所述图案化光阻的正负属性变化以得到相反的图案化光阻;第三步骤:利用所述反相的图案化光罩和所述相反的图案化光阻,对晶圆执行光刻。在本发明的用于减少晶圆边缘良率测试问题的方法中,将钝化层的光罩和光阻都变成反相的,这样既保持了晶圆中,除去边缘位置开始的预定部分,其他部分图形不变;而从边缘起到预定部分,钝化层保留下来,这样就不会产生测试假失效的问题。
- 阶梯结构的制造方法-201710516801.7
- 赵学峰;李立文;李志栓;汤光洪 - 杭州士兰集成电路有限公司
- 2017-06-29 - 2020-01-24 - H01L21/027
- 本发明揭示了一种阶梯结构的制造方法。本发明提供的一种阶梯结构的制造方法,包括提供一前端结构;刻蚀所述前端结构形成两个台阶;在所述两个台阶上形成遮蔽层;在所述遮蔽层上形成光刻胶层,并在光刻胶层中形成位于一个台阶上方的开口;自所述开口刻蚀所述遮蔽层和前端结构,形成三个台阶;以及去除所述光刻胶层和遮蔽层;其中,所述台阶包括一台阶面和一侧壁,所述台阶面一端与所述侧壁顶端相连接。由此采用较少的光刻次数,获得多个台阶。借助于遮蔽层的存在,使得光刻时的对准偏差所带来的缺陷被遮蔽层承受,规避了对准偏差所带来的缺陷。
- 一种纳米线条的修复方法-201610866043.7
- 黄洛俊;景玉鹏;康恒;李勇滔 - 中国科学院微电子研究所
- 2016-09-29 - 2020-01-21 - H01L21/027
- 本发明涉及半导体微纳结构制造技术领域,具体涉及一种纳米线条的修复方法,所述方法包括如下步骤:将具有光刻胶纳米线条的硅片放在电子显微镜下观察是否有坍塌或粘连的光刻胶纳米线条;将有坍塌或粘连的光刻胶纳米线条的硅片放在兆声波发生器的支架上,将去离子水放入所述兆声波发生器的容器中;所述兆声波发生器在设定工作时间结束后,取出所述硅片并干燥,即可获得修复后的光刻胶图形。本发明中的兆声波发生器发出高频振荡信号,能使液体分子做加速运动并具有直流推进和空化作用,可以使坍塌或者粘连的纳米细线条发生形态变化,打破原来坍塌或者粘连的状态,大部分坍塌或者粘连的纳米细线条得以复原,达到修复的效果。
- 光学挡墙结构-201920950088.1
- 李蕙如 - 培英半导体有限公司
- 2019-06-24 - 2020-01-17 - H01L21/027
- 本实用新型提供一种光学挡墙结构,其包括一基板、一第一挡墙层及一第二挡墙层,基板具有一工作面,第一挡墙层形成于工作面上,且第一挡墙层围构一裸露工作面的第一开窗;第二挡墙层形成于第一挡墙层上,且第二挡墙层围构一第二开窗,第二挡墙层的横截面积小于第一挡墙层,且第二开窗的轮廓大于第一开窗。
- 一种晶圆的加工方法-201611104653.X
- 詹竣凯;周宗燐;邱冠勋;蔡孟锦 - 歌尔股份有限公司
- 2016-12-05 - 2020-01-14 - H01L21/027
- 本发明公开了一种晶圆的加工方法,在第一衬底的第一端面上进行图形化处理,形成结构层、光刻胶涂层,并在所述光刻胶涂层上定义出对准标识孔;在对准标识孔的区域对结构层、第一衬底进行蚀刻,使得对准标识孔一直延伸至第一衬底上;将第一衬底设置有结构层的一面与第二衬底粘接在一起;对第一衬底的第二端面进行减薄处理,且对准标识孔从第一衬底的第二端面露出;e)通过该对准标识孔进行定位。在两个晶圆粘接前,预先在其中一个晶圆上嵌埋预定深度的对准标识孔,待两个晶圆粘接后,通过研磨制程将晶圆加工至预定的厚度,并通过露出的对准标识孔进行第二次定位,使得可以采用原有的设备对晶圆的表面进行高精度的加工。
- 一种复合抗电镀掩模的制备方法-201710716461.2
- 陈帅 - 中国电子科技集团公司第二十研究所
- 2017-08-21 - 2020-01-14 - H01L21/027
- 本发明提供了一种复合抗电镀掩模的制备方法,采用TiO
- 一种光刻半导体加工工艺-201911002430.6
- 高凡 - 昆山百利合电子材料有限公司
- 2019-10-21 - 2020-01-10 - H01L21/027
- 本发明公开了一种光刻半导体加工工艺,由以下加工工艺步骤组成,其工艺步骤包括干燥、涂胶、前烘、曝光、显影、坚膜、腐蚀与去胶等,所述涂胶工艺在石英表面溅射一层铬层,在铬层上旋涂一层电子束光刻胶,利用电子束直写技术将图形转移到电子束光刻胶层上,本发明中在进行光刻膜的操作的过程中,通过使用丙烯酸酯聚合物作为粘合剂,有效加强丙烯酸酯单体化学稳定性,同时在光刻膜的过程中通过利用合成光引发剂,加强光触变性,从而使得光刻效率及精细性得到稳定,这样避免了光刻之后的产品出现不合格的现象,这样解决了现有的光刻半导体方法由于粘合剂不稳定导致该光刻膜半导体的化学稳定性不足的问题。
- 处理条件设定方法、存储介质和基板处理系统-201880035426.7
- 森拓也;西山直;清富晶子;富田浩 - 东京毅力科创株式会社
- 2018-05-31 - 2020-01-10 - H01L21/027
- 本发明提供一种处理条件设定方法、存储介质和基板处理系统,本方法包括:利用基板处理系统内的摄像装置拍摄作为条件设定的基准的基准基板,取得基准基板的拍摄图像的工序;利用摄像装置拍摄在现在的处理条件进行了规定的处理的已处理基板,取得已处理基板的拍摄图像的工序;计算已处理基板的拍摄图像和基准基板的拍摄图像的颜色信息的偏差量的工序;基于预先取得的相关模型和上述颜色信息的偏差量,计算处理条件的补正量的工序;和基于补正量设定处理条件的工序,在每个处理装置中进行取得基准基板的拍摄图像的工序以外的工序。
- 极紫外线覆盖层及其的制造与光刻方法-201580036643.4
- 卡拉·比斯利;拉尔夫·霍夫曼;马耶德·A·福阿德;鲁迪·贝克斯特罗姆三世 - 应用材料公司
- 2015-07-03 - 2020-01-10 - H01L21/027
- 一种制造极紫外线反射构件的方法,其包括:提供基板;在所述基板上形成多层堆叠,所述多层堆叠包括多个反射层对,这些反射层对具有第一反射层与第二反射层以形成布拉格反射器;以及在所述多层堆叠上形成覆盖所述多层堆叠的覆盖层,所述覆盖层由氧化钛、氧化钌、氧化铌、钌钨、钌钼或者钌铌形成,并且所述覆盖层通过减少氧化与机械侵蚀来保护所述多层堆叠。
- 半导体结构的形成方法-201910575179.6
- 黄景弘;王建惟;张尚文;张庆裕 - 台湾积体电路制造股份有限公司
- 2019-06-28 - 2020-01-07 - H01L21/027
- 方法包括形成底层于半导体基板上,其中底层包括键合至第一交联剂与第二交联剂的聚合物,第一交联剂设置为紫外线活化,而第二交联剂设置为第一温度的热活化。方法接着使底层暴露至紫外线源以活化第一交联剂,进而形成曝光的底层。方法还包括烘烤曝光的底层,其中烘烤步骤活化第二交联剂。
- 半导体器件的制备方法-201910912435.6
- 戴鸿冉 - 上海华虹宏力半导体制造有限公司
- 2019-09-25 - 2020-01-03 - H01L21/027
- 本发明公开了一种半导体器件的制备方法,包括:提供一衬底,在衬底上从下至上依次形成有硬掩膜层、底部抗反射涂层和图案化的光刻胶层;对图案化的光刻胶层进行修整处理,在使得图案化的光刻胶层具有预设关键尺寸的同时,得到图案化的底部抗反射涂层;以图案化的光刻胶层和图案化的底部抗反射涂层为掩膜,对硬掩膜层进行刻蚀,得到图案化的硬掩膜层。本发明具有减少半导体制备的工艺复杂度,减少半导体制备所用的时间,提高产能的优点。
- 半导体器件的形成方法-201510350801.5
- 张海洋 - 中芯国际集成电路制造(上海)有限公司
- 2015-06-23 - 2019-12-31 - H01L21/027
- 一种半导体器件的形成方法,包括:提供待刻蚀材料层;在待刻蚀材料层表面形成第一掩膜材料层;采用聚焦离子束刻蚀工艺刻蚀第一掩膜材料层,在待刻蚀材料层表面形成多个分立的第一掩膜层;在分立的第一掩膜层之间的待刻蚀材料层表面形成第二掩膜层,所述第二掩膜层的顶部表面与第一掩膜层的顶部表面齐平;去除第一掩膜层,保留第二掩膜层;对第二掩膜层进行横向回刻蚀,形成第三掩膜层;以第三掩膜层为掩膜刻蚀待刻蚀材料层,形成目标图案。所述半导体器件的形成方法提高了半导体器件中目标图案的性能。
- 膜层图案化方法、阵列基板及其制作方法-201710585224.7
- 汪军;袁广才;王东方;方冲;李广耀 - 京东方科技集团股份有限公司;合肥鑫晟光电科技有限公司
- 2017-07-18 - 2019-12-31 - H01L21/027
- 一种膜层图案化方法、阵列基板及其制作方法。该膜层图案化方法,包括:在待图案化的膜层上涂敷光刻胶;对光刻胶进行曝光以及显影,光刻胶经过曝光以及显影后被完全去除的部分对应的区域为第一区域;对光刻胶进行后烘,光刻胶发生高温融塌以使被完全去除的部分对应的区域变化为第二区域,经过后烘的光刻胶形成掩膜图案;以及以掩膜图案为掩模对膜层进行图案化。该膜层图案化方法利用热融性光刻胶在显影和后烘后发生高温融塌的特点,为待图案化的膜层形成曝光机精度以下的小尺寸图案提供可能,并且该方法工艺简单、成本低。
- 细微图案化方法以及利用该方法制造半导体器件的方法-201510474350.6
- 金庆燮;金成奉;金明哲 - 三星电子株式会社
- 2015-08-05 - 2019-12-27 - H01L21/027
- 本发明提供了一种细微图案化方法以及一种制造半导体器件的方法。所述细微图案化方法包括步骤:在底层上形成具有下掩模层和上掩模层的掩模层;在掩模层上形成一对牺牲图案;形成牺牲图案之间的连接间隔件和通过介于它们之间的所述一对牺牲图案彼此间隔开并覆盖牺牲图案的侧表面的第一间隔件;利用第一间隔件和连接间隔件作为蚀刻掩模来蚀刻上掩模层,以形成上掩模图案;形成第二间隔件,以覆盖上掩模图案的侧表面;利用第二间隔件作为蚀刻掩模来蚀刻下掩模层,以形成下掩模图案;以及利用下掩模图案作为蚀刻掩模来蚀刻底层。
- 形成半导体器件的方法-201611213212.3
- 翁明晖;罗冠昕;林纬良;洪继正 - 台湾积体电路制造股份有限公司
- 2016-12-23 - 2019-12-27 - H01L21/027
- 一种形成半导体器件的方法包括提供衬底;在衬底上方形成芯轴图案;以及在芯轴图案的侧壁上形成间隔件。该方法进一步包括去除芯轴图案,从而形成至少部分地被间隔件围绕的沟槽。该方法进一步包括在沟槽中沉积共聚物材料,其中共聚物材料是定向自组装的;并且引发共聚物材料内的微相分离,从而限定由第二组分聚合物围绕的第一组分聚合物。芯轴图案具有限制的尺寸和限制的配置。第一组分聚合物包括布置成矩形阵列或正方形阵列的圆柱。
- 基片处理装置和基片处理方法-201910509871.9
- 佐田彻也;永田广;麻生丰 - 东京毅力科创株式会社
- 2019-06-13 - 2019-12-24 - H01L21/027
- 本发明提供一种能够提高显影的均匀性的技术。实施方式的基片处理装置包括输送机构、显影液槽和供给嘴。输送机构平流地输送在表面形成有被曝光了的光致抗蚀剂膜的基片。显影液槽将由输送机构输送的基片浸渍在显影液中。供给嘴将显影液供给到被从显影液槽内的显影液中输送至外部的基片。
- 电子束非通用切具-201480078803.7
- Y·A·波罗多维斯基;D·W·纳尔逊;M·C·菲利普斯 - 英特尔公司
- 2014-12-19 - 2019-12-20 - H01L21/027
- 描述了适合于互补型电子束光刻(CEBL)的光刻装置和涉及互补型电子束光刻(CEBL)的方法。在示例中,描述了用于电子束工具的阻断器孔阵列(BAA)。BAA是非通用切具。
- 通过选择性削减规则网格的垂直沟道晶体管制造工艺-201480078811.1
- K·俊;P·莫罗;D·纳尔逊 - 英特尔公司
- 2014-09-24 - 2019-12-20 - H01L21/027
- 使用第一光刻工艺来在衬底上形成网格,所述网格包括第一组网格线和第二组网格线。使用第二光刻工艺来选择性地对所述第一组网格线和所述第二组网格线中的至少一组网格线进行图案化以限定垂直器件特征。
- 电子束通用切割件-201480078821.5
- Y·A·波罗多维斯基;D·W·纳尔逊;M·C·菲利普斯 - 英特尔公司
- 2014-12-19 - 2019-12-20 - H01L21/027
- 说明了适合于互补电子束光刻(CEBL)的光刻装置以及涉及互补电子束光刻(CEBL)的方法。在示例中,电子束工具的阻断器孔阵列(BAA)包括沿着第一方向的第一列开口。BAA还包括沿着第一方向并与第一列开口交错的第二列开口。第一列开口和第二列开口一起形成在第一方向上具有间距的阵列。BAA的扫描方向沿着与第一方向正交的第二方向。阵列的间距对应于与第二方向平行取向的线的目标图案的最小间距布局的一半。
- 用于形成功能单元的紧凑阵列的技术-201480079231.4
- R·T·埃尔赛义德;N·戈埃尔;S·E·布-加扎利;R·J·阿克萨米特 - 英特尔公司
- 2014-06-25 - 2019-12-20 - H01L21/027
- 公开了用于使用下一代光刻(NGL)工艺,例如使用电子束直接写入(EBDW)和极紫外光刻(EUVL)形成阵列中的单元的边界来形成功能单元的紧凑阵列的技术。单元的紧凑阵列可以用于被配置有逻辑单元的现场可编程门阵列(FPGA)结构、被配置有位单元的静态随机存取存储器(SRAM)结构、或具有基于单元的结构的其它存储器或逻辑器件。技术可以用于例如针对功能单元阵列得到百分之10到50的面积减小,这是因为与常规193nm光刻相比,NGL工艺允许单元边界的较高精度和较近的切口。此外,使用NGL工艺形成单元的边界还可以减少在其它情况下利用常规193nm光刻将呈现的光刻引起的变化。
- 半导体装置的制造方法-201910486151.5
- 渡边健一 - 住友电工光电子器件创新株式会社
- 2019-06-05 - 2019-12-17 - H01L21/027
- 一种半导体装置的制造方法,包括:在半导体基板上形成包含Al的欧姆电极的工序;形成将欧姆电极覆盖的SiN膜的工序;在SiN膜上形成具有与欧姆电极重叠的开口图案的第一光致抗蚀剂的工序;对第一光致抗蚀剂进行紫外线固化的工序;在从开口图案露出的SiN膜形成开口,使欧姆电极的表面露出的工序;在第一光致抗蚀剂上及从开口露出的欧姆电极上形成阻挡金属层的工序;在开口图案内形成第二光致抗蚀剂的工序;对第二光致抗蚀剂进行热处理,利用第二光致抗蚀剂将与开口重叠的阻挡金属层覆盖的工序;及使用第二光致抗蚀剂对阻挡金属层进行蚀刻的工序。
- 光刻胶去除方法及光刻胶重制方法-201910908698.X
- 邱靖尧;谢玟茜;刘立尧;胡展源 - 上海华力集成电路制造有限公司
- 2019-09-25 - 2019-12-17 - H01L21/027
- 本发明涉及光刻胶去除方法及光刻胶重制方法,涉及半导体集成电路的制造技术,在光刻胶去除过程中,首先使用含氧的气体对光刻胶层进行第一次等离子体刻蚀,去除晶圆表面一定高度的光刻胶,并在晶圆表面保留一定高度的光刻胶,然后使用含氢的气体对剩余的光刻胶层进行第二次等离子体刻蚀,将剩余的光刻胶层全部去除,如此兼具了使用含氧的气体对光刻胶层进行等离子体刻蚀工艺和使用含氢的气体对光刻胶层进行等离子体刻蚀工艺的优点,而避免缺陷产生,进而提高半导体器件的良率。
- 使用嵌段共聚物的定向自组装的自对准图案化-201580061875.5
- 安德鲁·梅斯;安东·德维利耶 - 东京毅力科创株式会社
- 2015-10-02 - 2019-12-17 - H01L21/027
- 本文的技术提供了自对准蚀刻方法,所述方法使用现有特征进行图案化或对齐图案,而不损坏现有特征。使用现有基底结构来产生实现嵌段共聚物(BCP)的定向自组装(DSA)的表面,而无需单独的光刻图案化层。本文的方法包括使基底上的至少一种现有材料或结构凹陷,并添加只在凹陷的材料上保留的膜。可以选择该膜具有优选表面能,以实现嵌段共聚物的可控自组装。然后可以使用现有结构和一种聚合物材料二者作为蚀刻掩模来蚀刻所述基底。一个示例性优点是经自组装的聚合物材料可以设置成保护现有特征的暴露角部,这减少了选择性蚀刻化学物质的负担,提高了后续蚀刻的精确度,并且降低了溅射率。
- 半导体器件的制作方法-201810583106.7
- 郑二虎 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2018-06-05 - 2019-12-13 - H01L21/027
- 本发明提供了一种半导体器件的制作方法,包括:提供一基底,在所述基底上依次形成目标层、牺牲层以及图形化的光刻胶层,采用含氮的气体对所述图形化的光刻胶层进行等离子体处理,以在所述图形化的光刻胶层表面形成保护层,对所述牺牲层与所述目标层进行刻蚀,形成目标层核心图形,所述保护层能够防止在对牺牲层进行刻蚀的过程中对图形化的光刻胶层造成的过刻蚀,从而将光刻胶层的图形精确的转移到所述牺牲层内,并最终精确的转移到目标层内,从而改善目标层核心图形的线宽粗糙度及线边缘粗糙度,提高目标层核心图形的精度。
- 制造一半导体装置的方法-201510860185.8
- 赖韦翰;张庆裕;林进祥;吴承翰;王筱姗 - 台湾积体电路制造股份有限公司
- 2015-11-30 - 2019-12-13 - H01L21/027
- 本发明涉及一种制造一半导体装置的方法。该方法包括:形成一材料层于一基板之上;形成一负型光致抗蚀剂层于该材料层之上;对该负型光致抗蚀剂层执行一曝光工艺;对该负型光致抗蚀剂层执行一曝光后烘烤工艺;在该曝光工艺与该曝光后烘烤工艺之后,以一溶剂来处理该负型光致抗蚀剂层;该溶剂包含具有一大于正乙酸丁酯的偶极矩的一化学品。
- 图形化掩膜层、存储器-201920860918.1
- 周震 - 长鑫存储技术有限公司
- 2019-06-10 - 2019-12-13 - H01L21/027
- 一种图形化掩膜层及一种存储器,所述图形化掩膜层包括:若干阵列分布的子掩膜图形;位于所述子掩膜图形侧壁表面的侧墙。上述图形化掩膜层的形成难度较低。
- 半导体装置的形成方法-201910063040.3
- 郭国凭;潘昇良;洪嘉阳;谢志宏;孙书辉;章勋明 - 台湾积体电路制造股份有限公司
- 2019-01-23 - 2019-12-10 - H01L21/027
- 灰化工艺与装置经由二次反应形成灰化气体的自由基。本申请披露一种半导体装置的形成方法,其包括:自第一气体产生第一等离子体;在一晶圆处理腔室中,使该第一等离子体扩散穿过第一气体分布板,以形成一第一低能量区;使该第一等离子体自该第一低能量区穿过第二气体分布板,以形成一基板处理区;以及供应第二气体至该基板处理区中,其中该第一等离子体能量化该第二气体,以形成该第二气体的自由基,其中该第二气体的自由基自一基板剥除一层状物。第一气体与第二气体反应,以能量化该第二气体。能量化的第二气体用于自基板灰化光刻胶层。
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造