专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果3255778个,建议您升级VIP下载更多相关专利
  • [发明专利]利用自组装分子制造掩模的方法-CN200910006032.1无效
  • 柳振镐 - 海力士半导体有限公司
  • 2009-01-22 - 2009-10-21 - H01L21/027
  • 本发明涉及利用自组装分子制造掩模的方法,包括:在透明衬底上形成阻挡层和在所述阻挡层上形成硬掩模图案。所述硬掩模图案暴露出阻挡层的一部分。所述方法还包括在硬掩模图案上沉积自组装分子(SAM)层。所述SAM层覆盖硬掩模图案和暴露的阻挡层的一部分。所述方法还包括:在没有被沉积的SAM层覆盖的阻挡层的暴露部分上形成抗蚀剂层图案。所述方法还包括移除SAM层以暴露出硬掩模图案和阻挡层,和利用硬掩模图案和抗蚀剂层图案蚀刻阻挡层以形成掩模。此外,所述方法还包括移除硬掩模图案和抗蚀剂层图案。
  • 利用组装分子制造光掩模方法
  • [发明专利]制造包括支撑图案的半导体器件的方法-CN201710665594.1有效
  • 朴相真;高镛璇;黄寅奭 - 三星电子株式会社
  • 2017-08-07 - 2023-06-20 - H01L21/027
  • 一种制造半导体器件的方法包括:在衬底上顺序地形成栅极层和芯层;在芯层上形成第一致抗蚀剂;通过使用第一致抗蚀剂作为掩模至少部分地去除芯层而形成型芯图案;形成间隔物图案,间隔物图案包括位于芯图案中包括的第一芯一侧的第一芯间隔物以及位于第一芯另一侧的第二芯间隔物;在去除芯图案之后,形成覆盖间隔物图案的牺牲层;在牺牲层上形成包括桥图案的第二致抗蚀剂,桥图案重叠第一芯间隔物和第二芯间隔物的部分;以及通过使用间隔物图案以及第二致抗蚀剂作为掩模至少部分地去除栅极层而形成栅极图案
  • 制造包括支撑图案半导体器件方法
  • [发明专利]清洁掩模板的装置和方法-CN201310625604.0有效
  • 毛智彪 - 上海华力微电子有限公司
  • 2013-11-28 - 2014-03-19 - B08B5/00
  • 本发明涉及半导体制造装备技术领域,尤其是一种清洁掩模板的装置以及清洁方法。该装置包括具有排气口的腔体;位于所述腔体内的用于固定待清洁掩模板的平台;能够平行于掩模板表面移动的喷管,所述喷管具有沿着其长度延伸方向布置的一组喷嘴,所述喷管与含离子气溶剂的产生装置连接;所述平台连接静电导出通道实现电位接地本发明在有效去除掩模板表面的微尘和沾污的同时,高效地去除了掩模板表面的静电,避免了静电释放对光掩模板的损伤,提高了去除掩模板表面微尘和沾污的效率,可以有效地延长掩模在生产中的使用寿命。
  • 清洁模板装置方法
  • [发明专利]掩模制造方法-CN201310354226.7有效
  • 张沧岂 - 上海凸版光掩模有限公司
  • 2013-08-14 - 2019-04-26 - G03F1/72
  • 本发明提供一种掩模制造方法。根据本发明的方法,首先,采用包含曝光及蚀刻等在内的工艺来形成待检掩模;随后,在待检掩模经过清洗后,进行图案检查以确定所述待检掩模是否能采用修补设备进行修补,当确定所述待检掩模采用修补设备已无法修补时,基于缺陷的相关信息来判断缺陷是否能通过再加工来消除,并当确定缺陷能通过再加工消除时,基于缺陷的位置对所述待检掩模重新进行加工处理以消除相应缺陷,并于检验合格后进行贴膜处理。本发明能有效消除孤立且巨大之缺陷,提高掩模的生产良率。
  • 光掩模制造方法
  • [发明专利]利用划割道图案来减少缺陷的集成电路-CN202080074719.3在审
  • A·萨利纳斯;W·K·麦克唐纳;S·A·约翰内斯梅耶尔;R·P·勒金;S·A·迈斯纳 - 德州仪器公司
  • 2020-10-05 - 2022-06-07 - H01L21/70
  • 在实例中,一种制造集成电路的方法包括将掩模定位于光源与半导体晶片之间,所述半导体晶片在所述晶片的晶片划割道中具有致抗蚀剂层,其中所述掩模包括:第一掩模划割道图案;第二掩模划割道图案,其匹配所述第一掩模划割道图案;及所述集成电路的至少一个电路图案,其位于所述第一与第二掩模划割道图案之间(802)。所述方法进一步包含照明所述掩模以在所述晶片划割道的所述致抗蚀剂层中产生对应于所述第二掩模划割道图案的第一经曝光部分(804);将所述第一掩模划割道图案定位于所述光源与所述第一经曝光部分之间(806);及照明所述掩模,其中所述第一掩模划割道图案大体上屏蔽所述晶片划割道的所述致抗蚀剂层的未曝光部分以免于曝光(808)。
  • 利用划割道图案减少缺陷集成电路

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top