“H01L21/70”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果274个，建议您升级VIP下载更多相关专利

[发明专利]用于使用通孔阻滞层的薄膜电阻器的装置和方法-CN201880055813.7有效
发明人： A·阿里;D·康德;Q·洪 -专利权人：德克萨斯仪器股份有限公司
申请日： 2018-07-11 - 公布日： 2023-10-13 - 主分类号： H01L21/70 文献下载
摘要：在一种制造集成电路(IC)芯片的方法中，该方法包括在第一层间电介质(ILD)层(114)上沉积第一薄膜电阻器材料；覆盖第一薄膜电阻器材料沉积蚀刻阻滞剂层(118)；以及图案化并蚀刻该蚀刻阻滞剂层(118)和第一薄膜电阻器材料，以形成第一电阻器(116)。该方法继续：覆盖第一电阻器(116)沉积第二ILD层(120)；以及使用第一蚀刻化学过程图案化和蚀刻第二ILD层(120)，以形成穿过第二ILD(120)层和蚀刻阻滞剂层(118)到第一电阻器(116)的通孔(122C，122D)。蚀刻阻滞剂层(118)对第一蚀刻化学过程具有选择性，并且蚀刻阻滞剂层(118)的厚度使得通孔蚀刻过程去除蚀刻阻滞剂层(118)的基本上所有暴露部分并且基本上防止下面第一薄膜电阻器材料的消耗。
用于使用阻滞薄膜电阻器装置方法

[发明专利]用于数字逻辑函数系列的集成电路及方法-CN201880036867.9有效
发明人： H·P·福尔加尼-扎德;G·V·肯内尔;C·A·奥普奇恩斯基 -专利权人：德州仪器公司
申请日： 2018-06-28 - 公布日： 2023-09-05 - 主分类号： H01L21/70 文献下载
摘要：一系列数字逻辑函数在输入电压及输出电压方面具有相同的规范且具有相同数目个接合垫。所述系列的数字逻辑集成电路(1100)包含：半导体材料的衬底，其具有核心区域(1104)及外围区域；一定数目个接合垫(1106‑1到1106‑14)，其形成在所述外围区域中，所述一定数目个接合垫确定所述衬底的总面积；可编程数字逻辑晶体管电路系统，其形成在所述核心区域中以用于所述系列中的所述数字逻辑函数中的每一者；可编程输入与输出电路系统，其形成在所述外围区域中；编程电路系统，其用于将所述可编程数字逻辑晶体管电路系统编程为选定的数字逻辑函数；及可编程输入与输出构件，其用于将所述输入与输出电路系统编程为用于所述选定的数字逻辑函数的输入与输出电路。
用于数字逻辑函数系列集成电路方法

[发明专利]集成器件制造方法-CN202310495809.5在审
发明人：格拉姆雷扎·查济;埃桑诺拉·法蒂 -专利权人：维耶尔公司
申请日： 2017-03-06 - 公布日： 2023-08-01 - 主分类号： H01L21/70 文献下载
摘要：本公开涉及一种集成器件制造方法。后处理步骤用于将微型器件集成到系统(接收器)衬底中或者在转印之后改善微型器件的性能。用于诸如反射层、填充物、黑色矩阵或其它层的附加结构的后处理步骤可用于改善所产生的LED光的输出耦合和限制。介电层和金属层可用于将电光薄膜器件集成到具有经转印的微型器件的系统衬底中。颜色转换层可集成到系统衬底中以产生来自微型器件的不同的输出。
集成器件制造方法

[发明专利]使用超细PAA改性全加成法制造精细间距走线的方法-CN201880001842.5有效
发明人：潘宝梁;张志华 -专利权人：金柏科技有限公司
申请日： 2018-07-26 - 公布日： 2023-07-25 - 主分类号： H01L21/70 文献下载
摘要：一种适于扩散接合的衬底的制造方法，其提供柔性介电衬底，并对于介电衬底进行碱性改性，以在介电衬底的表面上形成聚酰胺酸(PAA)固定层，再将Ni‑P种晶层以无电镀方式镀在PAA层上，将铜走线镀在Ni‑P种晶层上的光阻图案内，将表面抛光层以电解方式镀在铜走线上，再将光阻图案和未被铜走线覆盖的Ni‑P种晶层予以移除，以完成适于扩散接合的衬底。
使用 paa 改性成法制造精细间距方法

[发明专利]用于3D电子器件的印刷电路制造方法及电子元器件-CN202310260516.9有效
发明人：杨志强;张禧 -专利权人：东莞链芯半导体科技有限公司
申请日： 2023-03-17 - 公布日： 2023-07-14 - 主分类号： H01L21/70 文献下载
摘要：本发明公开了一种用于3D电子器件的印刷电路制造方法及电子元器件，方法包括：通过激光掩膜投影在基板的两面雕刻形成雕刻图案，将纳米银浆回填至图案基板上表面的雕刻缝隙内，刮除多余的纳米银浆后进行加热烧结，以使图案基板上表面的雕刻缝隙内的银膏转化为固态银金属；将纳米银浆回填至图案基板下表面的雕刻缝隙内，刮除多余的纳米银浆后进行加热烧结，以使图案基板下表面的雕刻缝隙内的银膏转化为固态银金属。上述方法使用基板作为基材，在基板表层进行激光掩膜投影形成雕刻缝隙，并在雕刻缝隙内烧结形成固态银金属，在满足电路传输的同时，使电路层更薄，形成透光率更高的薄膜电路，大幅提高了薄膜电路的应用范围。
用于电子器件印刷电路制造方法电子元器件

[发明专利]一种铁氧体基薄膜电路产品制备方法-CN202310505300.4有效
发明人：徐健;唐兴友;孙世刚 -专利权人：四川科尔威光电科技有限公司
申请日： 2023-05-08 - 公布日： 2023-07-11 - 主分类号： H01L21/70 文献下载
摘要：本发明公开了一种铁氧体基薄膜电路产品制备方法，属于微波集成电路技术领域；包括如下步骤：S1在铁氧体基板上依次制备过渡层和预制层；S2在预制层表面非图形部分覆盖光刻胶，其后电沉积铜镀层；S3在铜镀层表面依次沉积阻挡层和焊接层；S4去除预制层表面的光刻胶；S5对预制层表面非图形部分进行刻蚀，使得基板非图形部分绝缘；S6将铁氧体基板进行切割；其中，电沉积铜镀层时采用的电镀液包括硫酸铜、硫酸、氯化铜、改性氮化钛、改性活性炭、氧化石墨烯、改性壳聚糖、表面活性剂、硼酸、分散剂、消泡剂；光刻胶为负胶Futurrex；本发明能够显著提高镀层厚度均匀性以及晶粒致密性，还能够与光刻胶长期稳定相容。
一种铁氧体薄膜电路产品制备方法

[发明专利]集成器件制造方法-CN201780013977.9有效
发明人：格拉姆雷扎·查济;埃桑诺拉·法蒂 -专利权人：维耶尔公司
申请日： 2017-03-06 - 公布日： 2023-05-26 - 主分类号： H01L21/70 文献下载
摘要：后处理步骤用于将微型器件集成到系统(接收器)衬底中或者在转印之后改善微型器件的性能。用于诸如反射层、填充物、黑色矩阵或其它层的附加结构的后处理步骤可用于改善所产生的LED光的输出耦合和限制。介电层和金属层可用于将电光薄膜器件集成到具有经转印的微型器件的系统衬底中。颜色转换层可集成到系统衬底中以产生来自微型器件的不同的输出。
集成器件制造方法

[发明专利]一种CMOS半导体器件及其制造方法-CN202211347311.6在审
发明人：卿晨;常建光;赵学法 -专利权人：上海积塔半导体有限公司
申请日： 2022-10-31 - 公布日： 2023-03-14 - 主分类号： H01L21/70 文献下载
摘要：本发明提供了一种CMOS半导体器件及其制造方法，分别在不同衬底上制造NMOS及PMOS，再通过晶圆键合将PMOS器件硅片和NMOS器件硅片键合在一起，形成CMOS器件。在制造NMOS器件时，便不用考虑其对PMOS器件的不良影响，便可将所有优化条件均调控至使得NMOS器件性能最优化。在制造PMOS器件时，便不用考虑其对NMOS器件的不良影响，便可将所有优化条件均调控至使得PMOS器件性能最优化。从而获得高迁移率、高集成度的CMOS器件。同时由于分开制造PMOS器件和NMOS器件再键合形成CMOS器件的办法，使得PMOS器件和NMOS器件可以并行制造，CMOS器件的制造时间大大减少，缩短了制造周期。
一种 cmos 半导体器件及其制造方法

[发明专利]具有预模制双引线框的半导体系统-CN201680062703.4有效
发明人：拉吉夫·D·乔希;豪·阮;阿宁迪亚·波达尔;肯·范 -专利权人：德州仪器公司
申请日： 2016-11-04 - 公布日： 2023-03-10 - 主分类号： H01L21/70 文献下载
摘要：在所描述实例中，一种用于半导体系统的双引线框(100)包含：具有由第一间隙分离的第一金属区域的第一引线框(110)，所述第一金属区域包含具有减小的厚度和选定第一位置中的接合供应品的部分；以及具有由第二间隙分离的第二金属区域的第二引线框(120)，所述第二金属区域包含具有减小的厚度和与所述第一位置匹配的选定第二位置中的接合供应品(150)的部分。所述第二引线框(120)堆叠于所述第一引线框(110)的顶部上，且匹配的所述第二位置与所述第一位置的接合供应品被链接在一起。所得双引线框(100)能够进一步包含绝缘材料(140)，绝缘材料(140)填充所述第一间隙和所述第二间隙和具有减小的厚度的所述区域部分，并具有与顶部和底部金属表面共面的绝缘表面。
具有预模制双引线半导体系统

[发明专利]一种厚膜混合集成电路微组装方法及生产线-CN202211038068.X在审
发明人：袁建军;李茂盛;陶凌峰;汪孝胜;洪鹏;徐萃彧;田晓贺;严序聪;王清运;陆飞宇 -专利权人：江苏金陵智造研究院有限公司
申请日： 2022-08-29 - 公布日： 2022-12-09 - 主分类号： H01L21/70 文献下载
摘要：本发明公开了一种厚膜混合集成电路微组装方法及生产线，生产线包括上焊片设备、基板入壳，喷助焊剂设备、装铜环设备、真空腔体焊接、等离子清洗、AOI检测、铝丝键合、金丝键合、主输送轨道系统、支线轨道系统、上下料系统等设备。本发明的厚膜混合集成电路微组装智能生产线降低了劳动强度，实现生产能力提升，制造成本降低，取代人工，提高效率，实现电源变换器、功率驱动电路、汽车电子等混合集成电路的自动化生产。
一种混合集成电路组装方法生产线

[发明专利]一种金锡预成型拼装薄膜电路板的方法-CN202210830346.9在审
发明人：杨俊锋;刘宇鹏;丁明建;冯毅龙;韦玉丙;罗育红 -专利权人：广州天极电子科技股份有限公司
申请日： 2022-07-14 - 公布日： 2022-10-18 - 主分类号： H01L21/70 文献下载
摘要：本发明提供了一种金锡预成型拼装薄膜电路板的方法，属于薄膜电路技术领域。本发明先在单层薄膜电路板的一个薄膜电路表面涂布光刻胶，对待拼装区域的光刻胶进行曝光和显影，形成焊接窗口；之后在焊接窗口表面沉积金锡合金，形成沉积合金层，再去除光刻胶和光刻胶表面的金锡合金，形成金锡预成型焊盘，最后将金锡预成型焊盘与薄膜电路表面对接，热压后得到双层薄膜电路板或多层薄膜电路板。本发明以金锡合金作为焊料，其导电性好，无需助焊剂、焊接后免清洗，不影响电路性能；本发明结合光刻和沉积技术在薄膜电路表面制备金锡预成型的焊盘，定位精度高，能够提高多层薄膜电路板的可靠性。
一种金锡预成型拼装薄膜电路板方法

[发明专利]生物电芯片的制备与应用-CN202210847928.8在审
发明人：黄锦华;赖园;覃超南 -专利权人：十倍好医疗科技（广州）有限公司
申请日： 2022-07-19 - 公布日： 2022-10-14 - 主分类号： H01L21/70 文献下载
摘要：本发明提供生物电芯片的制备与应用，包括如下步骤：S1：制作基底材料：将基片和基板分别进行清洗和处理后，将基板粘贴在基片上；基板的处理方法为将进行基板裁剪、清洗，将清洗后的基板进行镀膜，镀膜后再在基板边缘和基板底面镀上高硬度膜；S2：印刷电路：在基板上印刷芯片的单元和天线；S3：印刷后镀膜：印刷完成后，在电路上方进行镀膜，得到芯片初材；S4：将芯片初材做包覆处理，得到成品芯片。并提供了通过上述制备方法制备的芯片和该芯片的应用。本发明能够有效避免芯片在制造和使用的过程中发生损坏，有效保证了芯片的功能稳定，能够延长了芯片的寿命，能够避免在芯片出厂运输的过程中受到外部力的作用造成折弯或引脚脱落。
生物电芯片制备应用

[发明专利]微发光二极管的转移方法、制造方法、装置和电子设备-CN201580001235.5有效
发明人：邹泉波;王喆 -专利权人：歌尔股份有限公司
申请日： 2015-07-14 - 公布日： 2022-10-14 - 主分类号： H01L21/70 文献下载
摘要：提供了一种微发光二极管的转移方法、制造方法、装置和电子设备。该用于微发光二极管转移的方法包括：在激光透明的原始衬底(1)上形成微发光二极管(2)；从原始衬底(1)侧用激光(7)照射原始衬底(1)，以从原始衬底(1)剥离微发光二极管(2)；以及利用非接触的作用力，使微发光二极管(2)与接收衬底(4)上预先设置的接垫(3)接触。
发光二极管转移方法制造装置电子设备

[发明专利]一种基于翘曲度及应力改善后的IPD滤波器制造方法-CN202210789509.3在审
发明人：胡孝伟;代文亮;袁琳;黄志远;张竞颢;崔云辉 -专利权人：上海芯波电子科技有限公司
申请日： 2022-07-05 - 公布日： 2022-10-11 - 主分类号： H01L21/70 文献下载
摘要：本发明公开了一种基于翘曲度及应力改善后的IPD滤波器制造方法，包括以下步骤：S1、制备衬底，并对其表面进行清洗；S2、在衬底上制备应力改善缓冲层；S3、在应力改善缓冲层上制备电容；S4、在应力改善缓冲层上制备螺旋电感；S5、制备第一PI层、第一金属走线和第二PI层，第一PI层覆盖在电容、螺旋电感和衬底上，第二PI层设置在第一PI层的上方，第一金属走线位于第一PI层和第二PI层之间；S6、在第二PI层上制备连接凸点和第二金属走线，形成IPD滤波器本体；S7、对IPD滤波器本体进行减薄和切割后进行封装。本发明具有成本低，产品应力小，产品产能高等优点。
一种基于曲度应力善后 ipd 滤波器制造方法

[发明专利]一种铁氧体基薄膜电路产品制备方法-CN202210542571.2在审
发明人：聂振清;孙世刚;徐健 -专利权人：四川科尔威光电科技有限公司
申请日： 2022-05-18 - 公布日： 2022-09-27 - 主分类号： H01L21/70 文献下载
摘要：一种铁氧体基薄膜电路产品制备方法，涉及微波集成电路系统技术领域，解决了现有铁氧体基薄膜电路产品膜层附着力差的技术问题，包括铁氧体基板、过渡层、预制层、导体层、阻挡层、焊接层，本发明通过对基材的清洗可有效提升薄膜电路产品膜层间及膜层与基材间的附着力，同时简化生产工艺，缩短生产周期，通过预制层和各膜层间的活化处理有效提升薄膜电路产品膜层间的附着力，减少了光刻和膜层沉积次数，简化了生产工艺，缩短了生产周期。
一种铁氧体薄膜电路产品制备方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
下一页»
尾页
共 274 条