[发明专利]具有裸片衬底延伸部的堆叠半导体裸片组合件有效
| 申请号： | 201880007054.7 | 申请日： | 2018-02-20 |
| 公开（公告）号： | CN110178217B | 公开（公告）日： | 2023-05-30 |
| 发明（设计）人： | 渡边住友;草薙京叶 | 申请（专利权）人： | 美光科技公司 |
| 主分类号： | H01L25/065 | 分类号： | H01L25/065;H01L23/00;H01L23/12;H01L25/07;H01L23/28 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 王龙 |
| 地址： | 美国爱*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本文中揭示具有裸片衬底延伸部的堆叠半导体裸片组合件。在一个实施例中，一种半导体裸片组合件可包含封装衬底、安装到所述封装衬底的第一裸片及安装到所述第一裸片的第二裸片。所述第一裸片包含第一裸片衬底，且所述第二裸片包含附接到所述第一裸片衬底的第二裸片衬底。所述第一裸片及所述第二裸片中的至少一者包含半导体衬底及邻近所述半导体衬底的裸片衬底延伸部。所述裸片衬底延伸部包括至少部分地界定平面形状的模制材料。 | ||
| 搜索关键词： | 具有 衬底 延伸 堆叠 半导体 组合 | ||
【主权项】：
1.一种半导体裸片组合件，其包括：封装衬底；裸片堆叠，其附接到所述封装衬底，其中所述裸片堆叠包含第一裸片，其具有第一裸片衬底，及第二裸片，其具有附接到所述第一裸片衬底的第二裸片衬底，其中所述第二裸片包含(1)具有外围部分的半导体衬底及(2)从所述外围部分延伸的第一模制材料，其中所述外围部分及所述第一模制材料界定所述第二裸片衬底；及第二模制材料，其囊封所述裸片堆叠。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美光科技公司，未经美光科技公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880007054.7/，转载请声明来源钻瓜专利网。
- 上一篇：模块
- 下一篇：电力用半导体装置以及电力用半导体装置的制造方法
- 同类专利
- 存储器通道长度减小的双面安装式大MCM封装件-201980079413.4
- 仲崇华;翟军;胡坤忠 - 苹果公司
- 2019-11-21 - 2023-10-27 - H01L25/065
- 描述了双面安装式封装件结构和包括此类双面安装式封装件结构的存储器模块，其中存储器封装件安装在模块基板的两侧面上。布线基板被安装到模块基板的底侧以提供通用输入/输出布线和电源布线，而从逻辑管芯到双面安装式存储器封装件的信号布线被提供在模块布线中。在一个实施方案中，模块基板是无芯模块基板，并且可以比布线基板薄。
- 芯片和电子设备-202210359390.6
- 李亦宁;梁传增 - 华为技术有限公司
- 2022-04-06 - 2023-10-24 - H01L25/065
- 本公开的实施例提供了芯片和电子设备，涉及电子领域。本公开的芯片包括处理器、存储器和中介层。处理器具有第一表面和相对的第二表面。中介层包括第一凸块区、第二凸块区和第三凸块区。第一凸块区位于第一表面并耦接至处理器，第一凸块区包括多个第一凸块。第二凸块区位于第一表面并耦接至存储器，第二凸块区包括多个第二凸块。第三凸块区位于第二表面处并包括多个第三凸块。中介层包括在内部延伸的多个第一传输线和多个第二传输线。第一传输线分别耦接至多个第一凸块和多个第二凸块。第二传输线分别耦接至多个第二凸块和多个第三凸块。通过这种级联的方式，可以为芯片预留更多的资源，从而提高芯片的处理能力。
- 一种三维堆叠板级扇出型封装结构与工艺-202310949430.7
- 刘苏;马书英;王姣 - 华天科技（江苏）有限公司
- 2023-07-31 - 2023-10-24 - H01L25/065
- 本发明公开了一种三维堆叠板级扇出型封装结构与工艺，该结构包括：第一芯片封装体；第二芯片封装体，第一芯片封装体和第二芯片封装体背靠背键合；导电铜柱，所述导电铜柱贯穿第一芯片封装体和第二芯片封装体；第一重布线层，布置在第一芯片封装体的正面；第二重布线层，布置在第二芯片封装体的正面。本发明采用背靠背的方式将两个芯片封装体进行键合，再分别在两面制作重布线和信号引出结构，可以实现芯片布局的多样化设计，并且可以取消传统的二次塑封程序；同时背靠背键合后的整体拥有较高的结构强度，在制作重布线层时无需再使用临时载板，既可以降低物料成本，又可以双面同时作业；相较于传统的逐层增层方案，可以显著提高封装效率。
- 与桥晶片有关的层叠封装-201910880861.6
- 成基俊;殷景泰 - 爱思开海力士有限公司
- 2019-09-18 - 2023-10-24 - H01L25/065
- 与桥晶片有关的层叠封装。一种层叠封装包括第一子封装、层叠在第一子封装上的第二子封装。第一子封装被配置为包括第一半导体晶片和第二半导体晶片、设置在第一半导体晶片和第二半导体晶片之间的第一柔性桥晶片。
- 半导体模块-202310182072.1
- 佐藤忠彦 - 富士电机株式会社
- 2023-03-01 - 2023-10-20 - H01L25/065
- 本发明提供一种半导体模块，在抑制由半导体元件产生的热传递到主端子的同时抑制半导体模块的大型化。半导体模块具备：层叠基板，在层叠基板中，在绝缘板的上表面至少配置有电路板(22a)和电路板(22b)；半导体元件，其配置于电路板(22a)的上表面；主端子；以及金属布线板，其将半导体元件与主端子电连接，其中，金属布线板具有：接合部(43)，其与半导体元件的上表面电极接合；接合部(45)，其与电路板(22b)的上表面接合；连结部，其将接合部(43)与接合部(45)连结；以及上升部，其从接合部(45)的端部向上方上升，其中，上升部的上端与主端子电连接。
- 多芯片堆叠封装结构及其封装方法-202311027864.8
- 柳家乐;岳茜峰;邱冬冬 - 长电科技（滁州）有限公司
- 2023-08-15 - 2023-10-20 - H01L25/065
- 本发明提供一种多芯片堆叠封装结构及形成方法，多芯片堆叠封装结构包括：基板，具有承载表面；第一芯片，设置在承载表面上，并与基板电连接，第一芯片背离基板的一表面具有第一功能区及设置在第一功能区外围的第二功能区；第二芯片，设置在第一芯片上，第二芯片背离第一芯片的一表面或者朝向第一芯片的一表面具有第三功能区，第二芯片覆盖第一芯片的第一功能区，且第三功能区与第一功能区电连接，第二功能区暴露于第二芯片；第三芯片，倒装设置在第二芯片上，第三芯片与第二芯片的第三功能区电连接，且与第一芯片的第二功能区电连接；塑封体，覆盖基板的承载表面，且包覆第一芯片、第二芯片及第三芯片，第三芯片的至少部分顶面暴露于塑封体。
- 堆叠芯片及电子设备-202310081200.3
- 武晨希;卡斯滕·尼尔森;乔宁;范健均;柯政;迪兰·理查德·缪尔;图芭·代米尔吉 - 深圳时识科技有限公司
- 2023-02-08 - 2023-10-20 - H01L25/065
- 本发明公开了一种堆叠芯片及电子设备。为解决现有神经网络扩展资源浪费大、成本高的技术问题，本发明设计了一种堆叠芯片，所述堆叠芯片包括若干第一类型裸晶；所述第一类型裸晶包括至少n个焊盘，n为正整数；至少通过一个再分布层，实现旋转编码映射逻辑，为相邻的两个第一类型裸晶各自的所述至少n个焊盘之间建立电气连接关系。本发明通过可以实现简单垂直堆叠相同的裸晶来拓展网络规模至需要的规模，降低芯片开发成本及可用性，提升复用性且不浪费资源。本发明适于类脑计算领域。
- 合封系统-202320968579.5
- 雷永庆;李明;冯军 - 麦斯塔微电子（深圳）有限公司
- 2023-04-18 - 2023-10-20 - H01L25/065
- 本申请提供的合封系统中，包括母芯片以及多个子芯片组，子芯片组包括第一子芯片组以及第二子芯片组，第一子芯片组中的子芯片与母芯片电连接，且第一子芯片组中的子芯片依次电连接，第二子芯片组中的子芯片与母芯片电连接。其中，母芯片与多个子芯片一体封装，存在多个不同工艺节点的芯片，不同工艺节点的芯片实现不同的芯片功能。因此，采用本申请实施例提供的合封系统封装形成的封装芯片的功能齐全，呈现多样化，能够满足一封装芯片存在多个不同工艺节点的芯片的需求，一封装芯片可实现多个单独封装芯片提供的功能，可以避免封装材料和工序浪费，达到降低成本的效果。
- 一种多芯片大容量高集成封装结构-202320077606.X
- 韩磊磊;张军军;华毅 - 太极半导体（苏州）有限公司
- 2023-01-09 - 2023-10-13 - H01L25/065
- 本实用新型涉及一种多芯片大容量高集成封装结构，包含基板、元器件、控制器、垫片、内存芯片和闪存芯片；元器件焊接在基板上，控制器通过底部填胶倒装在基板上，垫片通过DAF胶膜贴合在基板上；内存芯片有多层，多层内存芯片通过DAF胶膜依次阶梯堆叠在基板上，最上层的内存芯片的顶面与垫片的顶面齐平；闪存芯片有多层，多层闪存芯片通过DAF胶膜依次阶梯堆叠在垫片和最上层的内存芯片上；本方案将多颗内存芯片堆叠在基板上，并在基板上设置与多颗内存芯片等高的垫片，使多层闪存芯片可以直接堆叠在垫片和内存芯片上，以此减少存储芯片的占用并实现更灵活的系统设计，可以最大限度的实现多芯片，大容量，低功耗，高集成的封装模式。
- 一种通信芯片和电子设备-202210291984.8
- 姜琨;王松;肖青;孙东昱;刘勇 - 中移物联网有限公司;中国移动通信集团有限公司
- 2022-03-23 - 2023-10-10 - H01L25/065
- 本发明提供一种通信芯片和电子设备，涉及无线技术领域。该通信芯片包括：用户识别模组，位于系统级封装SIP结构内；以及通信模组，位于SIP结构内并且与用户识别模组连接；其中，用户识别模组包括至少一个第一管脚，通信模组包括至少一个第二管脚，至少一个第一管脚和至少一个第二管脚相对应连接；其中，第一目标管脚和与第一目标管脚对应连接的第二目标管脚之间设置有第一电路，第一目标管脚和第二目标管脚均为非电源端，且第一目标管脚和第二目标管脚均为非接地端。本发明的技术方案，将用户识别模组和通信模组集成，且设置了第一电路，使得可以在大幅减少封装时所需占用的管脚并提升了安全性。
- 半导体封装结构与半导体封装方法-202310821026.1
- 朱志丹 - 长鑫存储技术有限公司
- 2023-07-05 - 2023-10-03 - H01L25/065
- 本公开提供半导体封装结构和半导体封装方法，涉及半导体技术领域。该半导体封装结构包括：封装基板；第一芯片层，与封装基板的上表面形成键合；第一封装层，位于封装基板的上表面，包覆第一芯片层；第二芯片层，与封装基板的下表面形成键合；第二封装层，位于封装基板的下表面，包覆第二芯片层；底部布线层，位于第二封装层的底部，并至少部分地嵌入第二封装层内；垂直布线层，位于第二封装层内，垂直布线层的底部连接底部布线层，垂直布线层的顶部连接封装基板或通过导电层连接封装基板。本公开能够减小引线长度，并减小不同层级的芯片之间的引线长度差，提升器件性能。
- 半导体设备、制造半导体设备的方法以及电子设备-202180082999.7
- 斋藤卓;藤井宣年 - 索尼半导体解决方案公司
- 2021-10-29 - 2023-09-29 - H01L25/065
- 提供了一种能够将整个接合过程的温度降低至室温的半导体设备、用于制造半导体设备的方法，以及电子设备。该半导体设备包括：第一绝缘膜；在第一绝缘膜的表面上形成的多个第一接合电极；第二绝缘膜；在第二绝缘膜的表面上形成的多个第二接合电极；以及金属膜，覆盖包括第一绝缘膜和所述多个第一接合电极的接合表面的整个表面以及包括第二绝缘膜和所述多个第二接合电极的接合表面的整个表面。第一绝缘膜包括在所述多个第一接合电极中的至少一些接合电极之间形成并且将接合电极之间的金属膜分离的第一挖入部分。第二绝缘膜包括在所述多个第二接合电极的至少一些接合电极之间形成并且将接合电极之间的金属膜分离的第二挖入部分。
- 包括穿通电极的半导体芯片以及测试该穿通电极的方法-201910910572.6
- 崔善明 - 爱思开海力士有限公司
- 2019-09-25 - 2023-09-29 - H01L25/065
- 本申请公开了包括穿通电极的半导体芯片以及测试该穿通电极的方法。一种半导体芯片包括：第一半导体器件以及层叠在第一半导体器件之上的第二半导体器件。第二半导体器件经由多个穿通电极电连接到第一半导体器件。在测试模式下，第一半导体器件被配置为经由多个穿通电极来驱动逻辑电平的第一模式和逻辑电平的第二模式，被配置为将通过来自第一半导体器件和第二半导体器件的第一模式和第二模式而产生的多个测试数据的逻辑电平进行比较，以产生指示多个穿通电极正常运作或异常运作的检测信号。
- 具有将无源组件耦合至封装衬底的导电迹线的导电柱的芯片模块-202280011440.X
- C·H·芸;D·D·金;P·A·泰德萨尔;N·朴;S·S·瓦达夫卡尔 - 高通股份有限公司
- 2022-01-31 - 2023-09-22 - H01L25/065
- 移动电话和其他移动设备通过发射和接收RF信号来无线通信。无线设备中的发射器和接收器处理特定频率范围或频带中的RF信号。其他频率的信号可以通过例如由诸如电感器、电容器和电阻器等无源电气组件组成的集总元件电路或集总元件滤波器来阻挡或滤除。无源组件器件或集成无源设备是在裸片上用无源组件制作的集总元件滤波器的一个示例。在移动设备中，无源组件器件和用于信号处理的一个或多个集成电路或其他芯片通过被安装在(即，被耦合至)芯片模块或多芯片模块中的金属化结构或封装衬底上而互连。手持移动设备的小型化的需求驱动了减小移动设备内的芯片模块的大小的需要。
- 一种带石墨烯层散热的封装结构及其制造方法-201911401619.2
- 张江华 - 江苏长电科技股份有限公司
- 2019-12-31 - 2023-09-22 - H01L25/065
- 本发明涉及一种带石墨烯层散热的封装结构及其制造方法，所述封装结构包括焊盘朝下的第一芯片(3)，所述第一芯片(3)外围包封有第一塑封料(4)，所述第一塑封料(4)中设置有第一铜柱(7)和第二铜柱(8)，所述第一芯片(3)下表面和第一塑封料(4)下表面设置有第一绿油涂层(9)，所述第一绿油涂层(9)表面设置有背面金属线路(10)。本发明芯片封装结构中加入了散热功能极好的石墨烯层，使得芯片工作过程中能及时将热量散出，可以有效的降低芯片的热点值，从而让芯片更稳定的工作。
- 半导体装置及其制造方法、以及热固性树脂组合物、黏合膜及切割晶粒接合一体型膜-202280011093.0
- 桥本裕贵;山本和弘;国土由衣 - 株式会社力森诺科
- 2022-01-19 - 2023-09-15 - H01L25/065
- 一种热固性树脂组合物，其用于制造芯片埋入型半导体装置，所述热固性树脂组合物含有羟基当量150g/eq以下的固化剂且120℃下的熔融粘度为1000～11500Pa·s。
- 一种晶圆裂片方法及应用-202310749504.2
- 请求不公布姓名;张辉 - 本源量子计算科技（合肥）股份有限公司
- 2023-06-21 - 2023-09-15 - H01L25/065
- 本申请公开了一种晶圆裂片方法及应用，其中，本申请提供了一种晶圆裂片方法，包括以下步骤：提供第一晶圆、第二晶圆，所述第一晶圆的表面具有若干第一区域，各个所述第一区域内具有第一量子电路、第一互连元件，所述第二晶圆的表面具有若干第二区域，各个所述第二区域内具有第二量子电路、第二互连元件；形成保护结构于所述第一晶圆、所述第二晶圆之间；压合第一晶圆、第二晶圆；划片切割所述第一晶圆、第二晶圆。本申请中，在划片切割之前，通过在第一晶圆、第二晶圆之间形成保护结构，对第一量子元件、第二量子元件、第一互连元件、第二互连元件进行保护，从而有效保证了量子芯片的产品质量。
- 集成电路封装件及其形成方法-202310543194.9
- 谢秉颖;王卜;郑礼辉;施应庆;陈宏宇 - 台湾积体电路制造股份有限公司
- 2023-05-15 - 2023-09-12 - H01L25/065
- 一种实施例是一种集成电路封装件，包括封装组件，该封装组件包括集成电路管芯和连接到集成电路管芯的导电连接器，导电连接器设置在封装组件的第一侧处。该集成电路封装件还包括位于封装组件的第二侧上的金属层，第二侧与第一侧相对。该集成电路封装件还包括位于金属层上的热界面材料。该集成电路封装件还包括位于热界面材料上的封盖。该集成电路封装件还包括位于封装组的侧壁上和热界面材料的侧壁上的保持结构。该集成电路封装件还包括连接到导电连接器的封装衬底，封盖粘附到封装衬底。本申请的实施例还公开了形成集成电路封装件的方法。
- 在微电子装置的封装件内的区域屏蔽-202180084055.3
- 帕特里克·瓦利欧特;沈虹 - 艾德亚半导体科技有限责任公司
- 2021-10-26 - 2023-09-08 - H01L25/065
- 一种微电子装置可包含衬底、所述衬底上的第一芯片，和所述衬底上的第二芯片。多个柱可位于所述第一芯片与所述第二芯片之间，其中所述多个柱中的各柱的第一末端邻近于所述衬底。所述多个柱当中的间距至少等于足以阻挡所述第一芯片与所述第二芯片之间的电磁干扰(EMI)和/或射频干扰(RFI)的距离。所述微电子装置还可包含至少所述第一芯片、所述第二芯片和所述多个柱上方的罩盖，其中所述多个柱中的各柱的第二末端至少邻近于所述罩盖内界定的沟槽。所述沟槽可在其中包含导电材料。
- 双面打线的键合、倒装组合堆叠芯片结构及制备方法-202310705441.0
- 蔡择贤;曹周;陈勇;桑林波;张怡;孙少林;王仁怀;雷楚宜;曾文杰;卢茂聪 - 广东气派科技有限公司
- 2023-06-15 - 2023-09-08 - H01L25/065
- 本发明提供了双面打线的键合、倒装组合堆叠芯片结构及制备方法，涉及半导体技术领域，芯片结构包括第一裸片及化合物层，第一裸片下表面设置第二裸片，第一裸片上表面设置第三裸片，第一裸片下表面设置若干第一金属凸块，第一裸片内设置若干硅通孔，硅通孔两端分别贯穿第一裸片上下两侧，硅通孔上下两端分别设置第三金属凸块与第二金属凸块，第二裸片通过第二引线与第二金属凸块下端连接，第三裸片通过第三引线与第三金属凸块上端连接。本发明中，第二裸片与第三裸片分别设置在第一裸片两侧，缩短了裸片间的距离，从而缩短了裸片间的连接线路，降低了连接电阻，使得信号延迟减少，具有较好的高频率特性，提高了产品的电性能。
- 二次封装SSD设备-202223613289.3
- 仇琼琼;顾红伟;胡晓辉;薛玉妮 - 深圳市时创意电子有限公司
- 2022-12-30 - 2023-09-08 - H01L25/065
- 本申请公开了一种二次封装SSD设备，涉及存储设备领域，所述二次封装SSD设备包括PCB载板、主控芯片和至少两个NAND芯片，所述主控芯片和所述NAND芯片并列设置在所述PCB载板上，且所述主控芯片的封装球和所述NAND芯片的封装球与所述PCB载板上的焊盘对应连接；其中，所述主控芯片和所述NAND芯片都为封装芯片，所述PCB载板、所述主控芯片和所述NAND芯片通过BGA技术封装在一起。通过上述设计，可根据需要直接添加NAND芯片对存储设备进行扩容，将封装的主控芯片和NAND芯片通过各自的封装球与PCB载板上的焊盘连接，最后对整个产品进行总的系统级BGA封装，形成成品，从而能够满足对大容量SSD设备的需求。
- 圆形结合指焊盘-202180090180.5
- J·R·V·鲍特;A·帕蒂尔;Z·王;卫洪博 - 高通股份有限公司
- 2021-12-28 - 2023-09-05 - H01L25/065
- 公开了集成电路(IC)封装件的示例。每个IC封装件可以包括衬底上的倒装芯片(FC)裸片、该FC裸片上方的引线结合裸片、连接到该引线结合裸片的引线结合件、以及在该衬底上并且包封该FC裸片、该引线结合裸片和该引线结合件的成型物。该衬底可以包括至少第一金属化层，该第一金属化层包括该第一衬底层、在第一衬底层上并且在该第一金属化层内布线以与该FC裸片的一个或多个FC互连件电耦合的迹线、以及形成在该迹线上的结合指焊盘。该结合指焊盘可以是圆形的。该引线结合件可以电连接到该迹线，使得该引线结合裸片通过该引线结合件、该结合指焊盘和该迹线与该FC裸片电耦合。
- 具有用于使用可互换插入件将裸片连接到公共衬底的系统及方法的半导体组合件-202310194090.1
- 陈奕武;黄宏远;倪胜锦;张振辉 - 美光科技公司
- 2023-03-02 - 2023-09-05 - H01L25/065
- 本公开涉及具有用于使用将可互换插入件将裸片连接到公共衬底的系统及方法的半导体组合件。本文公开具有重新分布结构的半导体装置组合件及相关联的系统及方法。在一些实施例中，半导体装置组合件包含衬底、控制器及插入件。所述衬底具有顶表面及底表面。空腔在所述顶表面下方延伸。所述控制器具有第一引脚输出图案。所述插入件具有顶表面，所述顶表面具有直接连接到所述控制器的所述第一引脚输出图案；及底表面，所述底表面具有第二引脚输出图案。所述插入件将所述第一引脚输出图案与所述第二引脚输出图案互连，并且所述插入件及所述第二引脚输出图案经配置以直接附接到所述空腔中的所述衬底的表面。
- 具有相反两个半桥的功率半导体模块-202310200690.4
- 柳伟 - 采埃孚股份公司
- 2023-03-02 - 2023-09-05 - H01L25/065
- 一种具有相反两个半桥的功率半导体模块，包括：多层电路板(18)，其包括顺序布置的第一外导电层(20a)、第一隔离层(22a)、中间导电层(24)、第二隔离层(22b)以及第二外导电层(20b)；结合到第一外导电层的第一和第二半导体芯片；和结合到第二外导电层的第三和第四半导体芯片。第一外导电层被构造成DC+区域、AC区域和DC‑区域，其在第一隔离层上彼此隔开且将第一和第二半导体芯片互连成半桥。第二外导电层被构造成DC+区域、AC区域和DC‑区域，其在该第二隔离层上彼此隔开且将第三和第四半导体芯片互连成半桥。第一和第二外导电层的DC‑区域连接到中间导电层。DC+端子连接到第一和第二外导电层的DC+区域，AC端子连接到第一和第二外导电层的AC区域，并且DC‑端子连接到中间导电层。
- 用于质量回焊期间的堆叠裸片翘曲控制的方法和设备-202310200511.7
- 林庭仪;B·P·沃兹 - 美光科技公司
- 2023-03-03 - 2023-09-05 - H01L25/065
- 本申请涉及用于质量回焊期间的堆叠裸片翘曲控制的方法和设备。一种半导体装置组合件包含裸片堆叠、多个热固性区以及底部填充材料。所述裸片堆叠包含各自在上表面上具有多个导电互连元件的至少第一裸片和第二裸片。所述互连元件的一部分连接到在相关联裸片的所述上表面与下表面之间延伸的硅穿孔。所述多个热固性区各自包括从所述第二裸片的所述下表面延伸到所述第一裸片的所述上表面的热固性材料层，且彼此间隔开且为离散的。所述热固性区中的每一个延伸以填充所述第一裸片的多个邻近互连元件之间的区域。所述底部填充材料填充所述第一裸片的所述互连元件之间的剩余开放区域。
- 一种芯片封装结构、其制作方法及电子设备-202180088527.2
- 王士伟 - 华为技术有限公司
- 2021-05-24 - 2023-09-01 - H01L25/065
- 本申请提供一种芯片封装结构、其制作方法及电子设备，该芯片封装结构包括：基板，位于基板之上的第一裸片和第二裸片，以及至少一个互连桥。第一裸片和第二裸片的有源面朝向基板，互连桥搭在第一裸片和第二裸片之间。第一裸片中设有第一硅通孔，第二裸片中设有第二硅通孔，互连桥通过第一硅通孔与第一裸片的有源面上的布线层连通，互连桥通过第二硅通孔与第二裸片的有源面上的布线层连通。通过设置第一硅通孔和第二硅通孔，可以将信号引至第一裸片和第二裸片的无源面，并由互连桥进行信号互连，互连桥不占用电源供电的垂直通道资源，因而，第一裸片和第二裸片与互连桥重叠区域中的电路可以进行垂直供电，提高了第一裸片和第二裸片的供电可靠性。
- 电子装置-201910468358.X
- 大卫·锡纳乐;麦克·凯利;罗纳·休莫勒 - 艾马克科技公司
- 2016-09-28 - 2023-09-01 - H01L25/065
- 一种电子装置。作为非限制性实例，本发明的各种方面提供各种半导体封装结构，和其制造方法，所述半导体封装结构包括在多个其它半导体裸片之间投送电信号的连接裸片。
- 一种堆叠封装基板及其制备方法-202310478960.8
- 雷云;宋关强;江京;刘建辉;宋志鹏 - 天芯互联科技有限公司
- 2023-04-26 - 2023-08-22 - H01L25/065
- 本申请公开了一种堆叠封装基板及其制备方法，其中堆叠封装基板的制备方法包括：提供载板，并在载板上进行一次贴片，将贴片后的载板进行一次塑封；在一次塑封加工后的载板上依次进行钻孔、电镀、一次图像加工；在一次图像加工后的载板上进行二次贴片，对二次贴片后的载板进行二次塑封；将二次塑封后的载板依次进行盖板安装、印制、分板、二次图像加工，得到两块堆叠封装基板。本申请通过将封装件进行堆叠封装，进而扩大封装件的安装面积，提高连接处的连接强度，提升产品的可靠性。
- 封装的量子位结构中的设备和互连的保护-202180084960.9
- D·亚伯拉罕;O·戴尔;J·科特;K·S·彼得拉尔卡 - 国际商业机器公司
- 2021-12-13 - 2023-08-18 - H01L25/065
- 一种设备(500)包括：具有第一芯片前侧和第一芯片后侧第一芯片(508)，具有量子位芯片前侧和量子位芯片后侧的量子位芯片(504)，该量子位芯片前侧用一组突点接合(506)可操作地耦合到第一芯片前侧，连接到第一芯片后侧或量子位芯片后侧中的至少一个的一组硅通孔(TSV)，以及被金属接合到量子位芯片后侧或第一芯片后侧中的至少一个的帽晶圆(502)。优选地，量子位和TSV是超导的，并且帽晶圆以空腔为特征，该空腔包括在其内侧表面用于电磁屏蔽的金属涂层。
- 半导体封装结构及用于制造半导体封装结构的方法-202310083015.8
- 陈筱芸;黄启宏;黄耀聪;张正佶;张胜杰 - 联发科技股份有限公司
- 2023-02-08 - 2023-08-18 - H01L25/065
- 本发明提供半导体封装结构及用于制造半导体封装结构的方法，可在不损害芯片封装尺寸的情形下，增加3DIC芯片封装的电容密度。在一个实施例中，本发明提供的半导体封装结构包括：第一集成电路(IC)芯片，该第一IC芯片包括：基板，包括第一表面和与该第一表面相对的第二表面，第一有源器件，设置在该基板的该第一表面上，以及无源器件，设置在该基板的该第二表面上，其中该无源器件包括：多个沟槽，设置在该基板中并穿过该基板的该第二表面，第一导电层和第二导电层，设置在该多个沟槽中和该基板的该第二表面上，以及第一介电层，设置在该第一导电层与该第二导电层之间；和该半导体封装结构还包括：第二IC芯片，该第二IC芯片包括设置在该第一IC芯片上的第二有源器件。
- 专利分类
