[发明专利]半导体装置及其制造方法在审
| 申请号： | 201710662161.0 | 申请日： | 2017-08-04 |
| 公开（公告）号： | CN108630762A | 公开（公告）日： | 2018-10-09 |
| 发明（设计）人： | 矶贝达典;野口将希 | 申请（专利权）人： | 东芝存储器株式会社 |
| 主分类号： | H01L29/792 | 分类号： | H01L29/792;H01L29/51;H01L29/788;H01L21/28 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 杨林勳 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的实施方式提供一种能够使针对成膜时可能产生的缺陷的对策得以优化的半导体装置及其制造方法。根据实施方式，半导体装置具备：积层体，由绝缘层与导电层交替地积层而成；阻挡绝缘膜，设置在绝缘层表面及导电层表面；电荷蓄积膜，设置在阻挡绝缘膜表面；隧道绝缘膜，具有设置在电荷蓄积膜表面的第1绝缘膜、设置在第1绝缘膜表面的第2绝缘膜、及设置在第2绝缘膜表面的第3绝缘膜；以及通道膜，设置在第3绝缘膜表面。至少在第1绝缘膜或第3绝缘膜中包含缺陷终止元素，且第1绝缘膜、第2绝缘膜及第3绝缘膜的缺陷终止元素含有浓度各不相同。 | ||
| 搜索关键词： | 绝缘膜 半导体装置 绝缘膜表面 阻挡绝缘膜 电荷蓄积 缺陷终止 绝缘层 导电层表面 绝缘层表面 隧道绝缘膜 导电层 积层体 膜表面 通道膜 成膜 制造 优化 | ||
【主权项】：
1.一种半导体装置，其特征在于具备：积层体，由绝缘层与导电层交替地积层而成；阻挡绝缘膜，设置在所述绝缘层表面及所述导电层表面；电荷蓄积膜，设置在所述阻挡绝缘膜表面；隧道绝缘膜，具有设置在所述电荷蓄积膜表面的第1绝缘膜、设置在所述第1绝缘膜表面的第2绝缘膜、及设置在所述第2绝缘膜表面的第3绝缘膜；以及通道膜，设置在所述第3绝缘膜表面；且至少在所述第1绝缘膜或所述第3绝缘膜中包含缺陷终止元素，所述第1绝缘膜、所述第2绝缘膜及所述第3绝缘膜的缺陷终止元素含有浓度各不相同。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社，未经东芝存储器株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710662161.0/，转载请声明来源钻瓜专利网。
- 上一篇：半导体元件制造方法
- 下一篇：一种光电转换装置及其制备方法
- 同类专利
- 非易失性多次可编程存储器器件-201580037459.1
- X·李;J·J·徐;X·陆;M·M·诺瓦克;S·H·康;X·陈;Z·王;Y·陆 - 高通股份有限公司
- 2015-06-11 - 2019-08-13 - H01L29/792
- 一种装置包括多次可编程(MTP)存储器器件。该MTP存储器器件包括金属栅极、基板材料、以及该金属栅极与该基板材料之间的氧化结构。该氧化结构包括氧化铪层和二氧化硅层。该氧化铪层与该金属栅极接触，以及与该二氧化硅层接触。该二氧化硅层与该基板材料接触。该MTP器件包括晶体管，并且该MTP存储器器件的非易失性状态是基于该晶体管的阈值电压的。
- 具有杂质掺杂电介质区的半导体器件-201811343029.4
- 张祐赈;卢英辰;梁俊圭;金斐悟;安敬源 - 三星电子株式会社
- 2018-11-12 - 2019-05-28 - H01L29/792
- 一种半导体器件包括在基板上的包含层间绝缘层和栅电极在内的竖直堆叠结构。阻挡电介质区设置在堆叠结构中的开口的侧壁上。提供了侧向杂质区，在阻挡电介质区和层间绝缘层之间以及在阻挡电介质区和栅电极之间延伸。还提供了下部杂质区，在阻挡电介质区和基板之间延伸。
- 存储器-201910088556.3
- 吕杭炳;罗庆;许晓欣;龚天成;刘明 - 中国科学院微电子研究所
- 2019-01-28 - 2019-05-24 - H01L29/792
- 本公开提供一种存储器，包括多个存储器单元，其中，所述存储器单元包括：块体衬底；块体衬底上方的源极和漏极以及在源极和漏极区域之间延伸的沟道区；深能级缺陷介质层，位于沟道区之上；栅极，位于深能级缺陷介质层之上。本公开的存储器通过提供生能级缺陷介质层，可以使存储单元能够在电荷俘模式以及极化翻转模态下工作，因此，该存储器兼具DRAM和NAND的功能，融合了两者的优点。
- 存储单元及存储器-201710541217.7
- 苏志强;刘璐 - 北京兆易创新科技股份有限公司
- 2017-07-05 - 2019-01-15 - H01L29/792
- 本发明实施例提供了一种存储单元及存储器，包括：圆柱状半导体衬底，所述衬底包括圆柱状栅极区域、圆柱状源极区域和圆柱状漏极区域，所述圆柱状源极区域和所述圆柱状漏极区域分别位于所述圆柱状栅极区域两侧；环形栅极结构，所述环形栅极结构包裹所述栅极区域；环形源极结构，所述环形源极结构包裹所述圆柱状源极区域；环形漏极结构，所述环形漏极结构包裹所述圆柱状漏极区域。本发明实施例提供了一种存储单元及存储器，缩小了每个存储单元的等效尺寸，提高了存储器的集成度。
- 一种电编程-紫外光擦除的存储器件结构及其制备方法-201310318168.2
- 丁士进;崔兴美;陈笋 - 复旦大学
- 2013-07-24 - 2019-01-15 - H01L29/792
- 本发明提出电编程‑紫外光擦除的存储器件结构及其制备方法。以重掺杂的N型单晶硅片为衬底，并作为栅的引出电极；以致密性较好的氧化物绝缘体作存储器的电荷阻挡层；以电荷缺陷较多的薄膜材料或纳米晶作为电荷俘获层；以致密性较好且禁带宽度较大的氧化物绝缘体作存储器的隧穿层；以IGZO薄膜用作存储器的导电沟道，通过光刻、湿刻定义有源区并形成导电沟道；通过光刻、金属淀积及剥离技术，完成源、漏极的加工；测试时，在栅电极上加正脉冲实现对器件的编程操作；用紫外光照射器件，同时不加任何偏压，实现对器件擦除。本发明解决了基于IGZO沟道的TFT存储器擦除不了的问题；提高了器件的擦除效率和工作速度；扩大了基于IGZO沟道TFT存储器的应用空间。
- 集成电路和形成该集成电路的方法-201480040236.6
- H·S·帕尔;E·艾舒恩;S·S·艾博特 - 德克萨斯仪器股份有限公司
- 2014-07-16 - 2018-11-13 - H01L29/792
- 在描述的示例中，集成电路(100)包括具有第一导电类型、逻辑区和存储器区的衬底(110)。沟槽隔离结构(112)接触衬底(110)。逻辑晶体管(114)具有：接触且位于衬底(110)的逻辑区上的逻辑栅极电介质(126)；和接触且位于逻辑栅极电介质(126)上的逻辑栅极(130)。存储器晶体管(116)具有：接触且位于衬底(110)的存储器区上的存储器栅极电介质(146)；和接触且位于存储器栅极电介质(146)上的存储器栅极(150)。电阻器(118)接触且位于沟槽隔离结构(112)上。电阻器(118)具有掺杂浓度，其基本上等于存储器栅极(150)的掺杂浓度且基本上小于逻辑栅极(130)的掺杂浓度。
- 半导体装置及其制造方法-201710662161.0
- 矶贝达典;野口将希 - 东芝存储器株式会社
- 2017-08-04 - 2018-10-09 - H01L29/792
- 本发明的实施方式提供一种能够使针对成膜时可能产生的缺陷的对策得以优化的半导体装置及其制造方法。根据实施方式，半导体装置具备：积层体，由绝缘层与导电层交替地积层而成；阻挡绝缘膜，设置在绝缘层表面及导电层表面；电荷蓄积膜，设置在阻挡绝缘膜表面；隧道绝缘膜，具有设置在电荷蓄积膜表面的第1绝缘膜、设置在第1绝缘膜表面的第2绝缘膜、及设置在第2绝缘膜表面的第3绝缘膜；以及通道膜，设置在第3绝缘膜表面。至少在第1绝缘膜或第3绝缘膜中包含缺陷终止元素，且第1绝缘膜、第2绝缘膜及第3绝缘膜的缺陷终止元素含有浓度各不相同。
- 具有多个电荷存储层的存储器晶体管-201380031840.8
- 依格·普利斯查克;赛格·利维;克里希纳斯瓦米·库马尔 - 赛普拉斯半导体公司
- 2013-07-01 - 2018-09-18 - H01L29/792
- 提供一种包含非易失性存储器的半导体设备以及制造所述半导体设备以改善其性能的方法。通常，所述设备包含存储器晶体管，所述存储器晶体管包含：多晶硅沟道区，其电气连接在衬底中形成的源极区和漏极区；氧化物‑氮化物‑氮化物‑氧化物(ONNO)堆叠，其被布置在所述沟道区之上；以及高功函数栅电极，其在所述ONNO堆叠的表面之上形成。在一个实施方案中，所述ONNO堆叠包含多层电荷俘获区，所述多层电荷俘获区包含富氧的第一氮化物层和被布置在所述第一氮化物层之上的贫氧的第二氮化物层。还公开其他实施方案。
- 将ONO集成到逻辑CMOS流程中的方法-201380016755.4
- 克里希纳斯瓦米·库马尔;波·金;斐德列克·杰能 - 赛普拉斯半导体公司
- 2013-03-13 - 2018-09-14 - H01L29/792
- 描述了将非易失性存储设备集成到逻辑MOS流程中的方法的实施例。一般而言，方法包括：在衬底的第一区之上形成MOS设备的衬垫介电层；由覆盖衬底的第二区之上的表面的半导体材料的薄膜形成存储设备的沟道，沟道连接存储设备的源极和漏极；在第二区之上形成覆盖沟道的图案化的介质堆栈，图案化的介质堆栈包括隧道层、电荷俘获层、和牺牲顶层；同时从衬底的第二区中移除牺牲顶层并从衬底的第一区中移除衬垫介电层；并且同时在衬底的第一区之上形成栅极介电层和在电荷俘获层之上形成阻挡介电层。
- 双功能混合存储单元-201680037455.8
- 许富菖 - NEO半导体公司
- 2016-04-22 - 2018-04-17 - H01L29/792
- 公开了一种双功能混合存储单元。在一方面，存储单元包括衬底、形成在衬底上的底部电荷俘获区、形成在底部电荷俘获区上的顶部电荷俘获区，以及形成在顶部电荷俘获区上的栅极层。在另一方面，公开了一种用于编程存储单元的方法，该存储单元具有衬底、底部电荷俘获层、顶部电荷俘获层以及栅极层。该方法包括对衬底的沟道区进行偏置，在栅极层和沟道区之间施加第一电压差，基于第一电压差将电荷从沟道区注入到底部电荷俘获层中。该方法还包括在栅极层和沟道区之间施加第二电压差，并基于第二电压差将电荷从底部电荷俘获层注入到顶部电荷俘获层中。
- 半导体器件及其制造方法-201710811212.1
- 吉富敦司;川岛祥之 - 瑞萨电子株式会社
- 2017-09-11 - 2018-03-20 - H01L29/792
- 本发明涉及一种半导体器件及其制造方法。提高具有非易失性存储器的半导体器件的可靠性和性能。控制栅电极经由第一绝缘膜形成在半导体衬底上。存储器栅电极经由具有电荷积累部的第二绝缘膜形成在半导体衬底上。第二绝缘膜横跨半导体衬底和存储器栅电极之间以及控制栅电极和存储器栅电极之间地形成。在控制栅电极和存储器栅电极之间，第三绝缘膜形成在第二绝缘膜和存储器栅电极之间。第三绝缘膜未形成在存储器栅电极之下。存储器栅电极的一部分存在于第三绝缘膜的下端面之下。
- 多层电荷俘获区具有氘化层的非易失性电荷俘获存储器件-201380045640.8
- 赛格·利维;斐德列克·杰能;克里希纳斯瓦米·库马尔 - 赛普拉斯半导体公司
- 2013-07-01 - 2018-02-16 - H01L29/792
- 改进电荷俘获存储器件和由此制造的制品。在一个实施方案中，电荷俘获器件包括具有源极区、漏极区以及电连接源极和漏极的沟道区的衬底。隧道介电层被置于衬底上方，且盖住沟道区，并且多层电荷俘获区被置于隧道介电层上。多层电荷俘获区包括置于隧道介电层上的第一氘化层、置于第一氘化层上的第一氮化物层、以及置于第一氮化物层之上的第二氮化物层。
- 存储单元及存储器-201720804189.9
- 苏志强;刘璐 - 北京兆易创新科技股份有限公司
- 2017-07-05 - 2018-01-09 - H01L29/792
- 本实用新型实施例提供了一种存储单元及存储器，包括圆柱状半导体衬底，所述衬底包括圆柱状栅极区域、圆柱状源极区域和圆柱状漏极区域，所述圆柱状源极区域和所述圆柱状漏极区域分别位于所述圆柱状栅极区域两侧；环形栅极结构，所述环形栅极结构包裹所述栅极区域；环形源极结构，所述环形源极结构包裹所述圆柱状源极区域；环形漏极结构，所述环形漏极结构包裹所述圆柱状漏极区域。本实用新型实施例提供了一种存储单元及存储器，缩小了每个存储单元的等效尺寸，提高了存储器的集成度。
- 非易失性电荷俘获存储器件和逻辑CMOS器件的集成-201380016420.2
- 克里希纳斯瓦米·库马尔;斐德列克·杰能;赛格·利维 - 赛普拉斯半导体公司
- 2013-03-18 - 2017-09-15 - H01L29/792
- 描述了将非易失性存储器件集成到逻辑MOS流中的方法的实施例。一般而言，所述方法包括在衬底的第一区域中，由覆盖衬底的表面的半导体材料形成存储器件的沟道，沟道连接存储器件的源极和漏极；在相邻于沟道的多个表面的沟道上方形成电荷俘获介质堆栈，其中，电荷俘获介质堆栈包括在隧穿层上方的电荷俘获层上的阻挡层；以及在衬底的第二区域上方形成MOS器件。
- 一种具有凸面栅极结构的B4‑Flash-201410374646.6
- 顾经纶 - 上海华力微电子有限公司
- 2014-07-31 - 2017-07-07 - H01L29/792
- 本发明涉及非易失性存储器，具体涉及一种具有凸面栅极结构的B4‑Flash，栅极结构自下而上依次为隧穿氧化层、电荷存储层、阻挡介质层和导电层；其中，隧穿氧化层为顶面两侧向中部隆起的凸面型结构；同时，所述电荷存储层为顶面两侧向中部隆起且底面自两侧向中部凹陷的拱桥型结构并完整覆盖于所述隧穿氧化层的上表面；电荷存储层为氮化硅层，该氮化硅层上下位置处的氮量相等，且上下位置处的硅含量也相等。本发明可以使电荷存储层到衬底的隧穿大于从门极注入电荷存储层的隧穿，从而可以抑制甚至消除擦除饱和的出现，提高擦除速度。
- 非易失性存储器以及其制作方法-201110201346.4
- 黄启政;施秉嘉;王志铭;黄骏松;李祥丞;林志宏;许尧凯 - 联华电子股份有限公司
- 2011-07-19 - 2017-03-01 - H01L29/792
- 本发明提供一种非易失式存储器及其制作方法。该非易失性存储器包括基底、两电荷捕捉结构、栅极介电层、栅极以及两掺杂区。两电荷捕捉结构分开地设置在基底上，栅极介电层设置于基底上，且位于两电荷捕捉结构之间。栅极设置于栅极介电层以及电荷捕捉结构上，其中两电荷捕捉结构突出于栅极两侧。两掺杂区则设置于栅极两侧的基底中。
- SONOS器件以及SONOS器件制造方法-201610985482.X
- 丁航晨;张强;黄冠群 - 上海华力微电子有限公司
- 2016-11-09 - 2017-02-22 - H01L29/792
- 本发明提供了一种SONOS器件以及SONOS器件制造方法。根据本发明的SONOS器件包括：硅衬底层、布置在硅衬底层上的隧穿氧化层、布置在隧穿氧化层上的第一氮化硅富硅层、布置在第一氮化硅富硅层上的氮化硅富氮层、布置在氮化硅富氮层上的第二氮化硅富硅层、布置在第二氮化硅富硅层上的阻挡氧化层、以及布置在阻挡氧化层上的多晶硅层；其中，第一氮化硅富硅层和第二氮化硅富硅层的硅含量高于氮化硅富氮层的硅含量；而且第一氮化硅富硅层和第二氮化硅富硅层的氮含量低于氮化硅富氮层的氮含量。
- SONOS器件结构及形成该器件的方法-201610924432.0
- 张强;黄冠群;丁航晨 - 上海华力微电子有限公司
- 2016-10-24 - 2017-01-04 - H01L29/792
- 本发明提供了一种SONOS器件结构及形成该器件的方法。根据本发明的SONOS器件结构包括：硅衬底、形成在硅衬底中的源极和漏极、形成在硅衬底上的多层结构的栅极；其中所述栅极从下至上包括：隧穿氧化硅层、氮化硅层、阻挡氧化硅层和多晶硅控制栅，所述隧穿氧化硅层与硅衬底相接触；其中，在多晶硅控制栅侧壁上形成有第一栅极侧墙，在第一栅极侧墙以及隧穿氧化硅层、氮化硅层、阻挡氧化硅层的侧壁上形成有第二栅极侧墙。
- 一种基于钙钛矿双栅碳纳米管铁电存储器-201520909519.1
- 谭秋红;王前进;刘应开;杨志坤;罗文平;谭秋艳 - 云南师范大学
- 2015-11-16 - 2016-03-23 - H01L29/792
- 本实用新型属于存储器技术领域，具体涉及一种基于钙钛矿双栅碳纳米管铁电存储器，包括衬底层、栅电极、铁电绝缘层、碳纳米管条纹阵列、源电极和漏电极，所述衬底层上设置有栅电极，栅电极上设置有铁电绝缘层，铁电绝缘层上设置有碳纳米管条纹阵列，碳纳米管条纹阵列上设置有源电极和漏电极。本实用新型器件尺寸小、器件功耗少、器件抗疲劳和保持性能的能力强。
- 在沟槽中具有俘获电荷层的非易失性存储器单元和阵列以及其制造方法-201480007861.0
- N.杜 - 硅存储技术公司
- 2014-01-16 - 2015-10-07 - H01L29/792
- 本发明公开了一种存储器单元，所述存储器单元在衬底的表面中包括沟槽。第一和第二间隔开的区(14,16)形成于所述衬底中，其中所述区之间存在沟道区。所述第一区(14)形成于所述沟槽下方。所述沟道区包括沿所述沟槽的侧壁延伸的第一部分(18b)和沿所述衬底的所述表面延伸的第二部分(18a)。所述沟槽中的电荷俘获层(22)与所述沟道区的所述第一部分相邻并且与所述第一部分绝缘，用于控制所述沟道区第一部分的导电。所述沟槽中的导电栅极(20)与所述电荷俘获层相邻并且与所述电荷俘获层和所述第一区绝缘，并且电容性地耦接至所述电荷俘获层。导电控制栅(24)设置在所述沟道区的所述第二部分上方并且与所述第二部分绝缘，用于控制所述第二部分的导电。
- SONOS存储器的结构及制造方法-201310689298.7
- 刘冬华;钱文生;石晶 - 上海华虹宏力半导体制造有限公司
- 2013-12-16 - 2015-06-17 - H01L29/792
- 本发明公开了一种SONOS存储器的制造方法，步骤包括：1）在硅衬底上依次生长底层氧化膜、氮化硅、薄多晶硅和顶层氧化膜；2）在顶层氧化膜上刻蚀出窗口；3）生长一层薄氧化硅，形成擦除窗口；4）淀积控制栅极多晶硅；5）形成控制栅极和栅极隔离侧墙，并进行轻掺杂源漏注入和源漏注入，完成SONOS存储器的制作。本发明还公开了用上述方法制造的SONOS存储器的结构，该SONOS存储器的顶层氧化膜上开有擦除窗口。本发明通过多晶硅自氧化技术，制备浮栅顶部氧化层，使SONOS存储器的信息写入与擦除分别通过浮栅底层和顶层的不同氧化层进行，从而在不降低器件的擦写速度的条件下，改善了器件写入和擦除反复操作的可靠性。
- 具有多个氮氧化物层的氧化物氮化物氧化物堆栈-201380016893.2
- 赛格·利维;克里希纳斯瓦米·库马尔;斐德列克·杰能;萨姆·吉哈 - 赛普拉斯半导体公司
- 2013-03-15 - 2015-01-28 - H01L29/792
- 本发明描述了包括多层电荷储存层的半导体存储设备和形成该半导体存储设备的方法的实施例。一般，设备包括：由覆盖在衬底上的表面的半导体材料形成的沟道，该沟道连接存储设备的源极和漏极；覆盖沟道的隧道氧化物层；以及多层电荷储存层，其包括在隧道氧化物层上的富氧、第一氮氧化物层和在第一氮氧化物层上的贫氧、第二氮氧化物层，其中第一氮氧化物层的化学计量组合物导致其实质上没有陷阱，第二氮氧化物层的化学计量组合物导致其陷阱密集。在一个实施例中，设备包括包含具有邻接沟道的多个表面的栅极的非平面晶体管，并且栅极包括隧道氧化物层和多层电荷储存层。
- 半导体装置及其制造方法-201210400793.7
- 林靖璋 - 旺宏电子股份有限公司
- 2012-10-19 - 2014-05-07 - H01L29/792
- 本发明是有关于一种半导体装置及其制造方法。其中该半导体装置被一层状结构所定义，该层状结构包含：一第一介电层；一数据储存层,设置于该第一介电层之上；以及一第二介电层，设置于该数据储存层之上，该层状结构实质上形成该半导体装置的一外层，举例来说，该半导体装置可为一SONOS结构，该SONOS结构实质上由一氧化物-氮化物-氧化物（ONO）薄膜所围绕。本发明同时还提供了制造该半导体装置的方法。
- 非易失性半导体存储器件-201310710966.X
- 安田直树 - 株式会社东芝
- 2008-09-26 - 2014-04-16 - H01L29/792
- 一种非易失性半导体存储器件，包括：半导体区；在所述半导体区上的第一绝缘膜；在所述第一绝缘膜上的电荷存储层；在所述电荷存储层上的第二绝缘膜；以及在所述第二绝缘膜上的控制栅电极，其中，所述第二绝缘膜包含：与所述电荷存储层接触的底层（A）、与所述控制栅极接触的顶层（C）、以及在所述底层（A）与所述顶层（C）之间的中间层（B），所述中间层（B）包含(SiO2)x(Si3N4)1-x，其中，0.75≤x≤1，所述底层（A）包含氧化铝、氮氧化铝、硅酸铝、氮化硅酸铝、氧化铪以及铝铪氧化物中之一，所述顶层（C）包含氧化铝、氮氧化铝、硅酸铝、氮化硅酸铝以及氮化硅中之一。
- 3D垂直NAND以及通过前侧工艺和后侧工艺制造其的方法-201280028751.3
- J.阿尔斯梅尔 - 桑迪士克科技股份有限公司
- 2012-04-10 - 2014-03-05 - H01L29/792
- 单片式三维NAND串及制造方法。该方法包括前侧工艺和后侧工艺两者。利用所述前侧工艺和后侧工艺的组合，NAND串可以被形成为在NAND串中的浮置栅极之间包括空气间隙。NAND串可以被形成有单个垂直沟道。备选地，NAND串可以具有U形，其具有与水平沟道连接的两个垂直沟道。
- 一种金属氧化物薄膜晶体管存储器件-201320445823.6
- 罗东向;徐苗;陶洪;庞佳威;周雷;李洪濛;王磊;彭俊彪 - 广州新视界光电科技有限公司
- 2013-07-25 - 2014-01-22 - H01L29/792
- 一种金属氧化物薄膜晶体管存储器件，器件设置有电荷存储层，金属氧化物薄膜晶体管的有源层位于电荷存储层和金属氧化物薄膜晶体管的绝缘层之间，其制备方法是在常规金属氧化物薄膜晶体管的制备工艺中增加电荷存储层制备工序。电荷存储层为三氧化钼薄膜层、三氧化钨薄膜层、氧化镍薄膜层、C60薄膜层或PCBM薄膜层等。电荷存储层通过旋涂法、真空热蒸发法、磁控溅射法、原子层沉积法或者丝网印刷法中的任意一种方式成膜制备而成。本实用新型的金属氧化物薄膜晶体管存储器件具有电荷保留时间长、重复性高、读写时间短、密度高的特点，其制作工艺简单、成本低，工艺兼容性高。
- 多位非挥发存储器及其操作方法-201210590504.4
- 潘立阳;刘利芳 - 清华大学
- 2012-12-28 - 2013-04-24 - H01L29/792
- 本发明提供一种多位非挥发存储器及其操作方法，该存储器包括：半导体衬底；形成在所述半导体衬底中的沟槽；形成在所述半导体衬底中、所述沟槽两侧的源区和漏区；形成在所述沟槽的下侧壁和底壁上的第一隧穿介质层，形成在所述第一隧穿介质层上的调控栅；和形成在所述沟槽的上部的栅结构，所述栅结构包括：形成在所述沟槽的上侧壁和所述调控栅上的第二隧穿介质层、形成在所述第二隧穿介质层上的电荷俘获层、形成在所述电荷俘获层上的阻挡介质层、形成在所述阻挡介质层上的栅极。根据本发明实施例的非挥发存储器，具有编程功耗低、编程窗口大、器件的操作可靠性高的优点。
- NVM器件及其制造方法-201110107634.3
- 陈广龙;陈昊瑜 - 上海华虹NEC电子有限公司
- 2011-04-28 - 2012-10-31 - H01L29/792
- 本发明公开了一种新的NVM器件，称为SONONOS器件。该SONONOS器件是将传统的SONOS器件中的ONO层改为ONONO层，并利用其中位于上方的氮化硅层存储电子或空穴。该SONONOS器件不但能保持SONOS器件高速、低功耗的特性，还能进一步提高器件的数据保持能力，尤其是高温下的可靠性能力。本发明还公开了所述SONONOS器件的制造方法。
- 一种SONOS快闪存储器及其制备方法和操作方法-201110087509.0
- 秦石强;田明;唐粕人;唐昱;蔡一茂;黄如 - 北京大学
- 2011-04-08 - 2012-10-17 - H01L29/792
- 本发明公开了一种SONOS快闪存储器及其制备方法和操作方法。该快闪存储器包括衬底、源漏和沟道，沟道之上依次为隧穿氧化层、氮化硅陷阱层、阻挡氧化层和多晶硅控制栅；其特征在于，所述衬底为轻掺杂硅；源漏的掺杂类型不同，分别为P+区和N+区。该器件与现有标准CMOS工艺有着较好的兼容性，在具有一般SONOS快闪存储器保持特性较好的优势的同时，可以有效地提高编程效率、降低功耗、抑制穿通效应，且小尺寸特性理想。
- 一种具有低编译电压捕获电荷的BE-SONOS结构器件及形成方法-201210204452.2
- 田志 - 上海华力微电子有限公司
- 2012-06-20 - 2012-10-10 - H01L29/792
- 本发明提供一种具有低编译电压捕获电荷的BE-SONOS结构器件，硅衬底上设有多层结构的栅极，所述栅极从下至上包括：氧化硅层（31）、含富氮的氮化硅层（32）、氧化硅层（33）、氮化硅层（34）、阻挡氧化层（35）和控制栅（36），所述氧化硅层与硅衬底相接触。
- 专利分类
