[发明专利]半导体器件和制造方法有效
| 申请号： | 201910066184.4 | 申请日： | 2019-01-24 |
| 公开（公告）号： | CN110098194B | 公开（公告）日： | 2023-07-04 |
| 发明（设计）人： | 永井孝一;中村亘;中村光宏;伊藤昭男 | 申请（专利权）人： | 富士通半导体存储方案股份有限公司 |
| 主分类号： | H10B51/00 | 分类号： | H10B51/00;H10B51/30 |
| 代理公司： | 隆天知识产权代理有限公司 72003 | 代理人： | 石海霞;金鹏 |
| 地址： | 日本神*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体器件，包括：衬底；晶体管，形成在衬底的表面上；第一绝缘膜，形成在晶体管上方；第二绝缘膜，形成在第一绝缘膜上；第三绝缘膜，形成在第二绝缘膜上；第四绝缘膜，形成在第三绝缘膜上；以及铁电电容器，形成在第四绝缘膜上，其中第三绝缘膜的氢气渗透率高于第一绝缘膜的氢气渗透率，第二绝缘膜和第四绝缘膜的氢气渗透率和氧气渗透率高于第一绝缘膜和第三绝缘膜的氢气渗透率和氧气渗透率。 | ||
| 搜索关键词： | 半导体器件 制造 方法 | ||
【主权项】：
1.一种半导体器件，包括：衬底；晶体管，形成在所述衬底的表面上；第一绝缘膜，形成在所述晶体管上方；第二半导体膜，形成在第一半导体膜上；第三半导体膜，形成在所述第二半导体膜上；第四半导体膜，形成在所述第三半导体膜上；以及铁电电容器，形成在第四绝缘膜上，其中第三绝缘膜的氢气渗透率高于所述第一绝缘膜的氢气渗透率，其中第二绝缘膜和第四绝缘膜的氢气渗透率和氧气渗透率高于所述第一绝缘膜和所述第三绝缘膜的氢气渗透率和氧气渗透率。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通半导体存储方案股份有限公司，未经富士通半导体存储方案股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910066184.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 神经形态器件中具有多个铁电场效应晶体管的突触阵列-201810270320.7
- 李炯东 - 爱思开海力士有限公司
- 2018-03-29 - 2023-10-10 - H10B51/00
- 提供一种具有突触阵列的神经形态器件。神经形态器件的突触阵列可以包括输入神经元、输出神经元和突触。突触可以包括多个彼此并联地电连接的铁电场效应晶体管。
- 垂直存储器件及其制造方法-201910979076.6
- 李在吉;宋姝璃;刘香根;李世昊 - 爱思开海力士有限公司
- 2019-10-15 - 2023-09-12 - H10B51/00
- 本申请提供一种垂直存储器件及其制造方法。根据一个方面的垂直存储器件包括衬底，设置在衬底上的第一栅电极结构以及在基本上垂直于衬底的第一方向上与第一栅电极结构间隔开的第二栅电极结构，设置在第一栅电极结构与第二栅电极结构之间的沟道接触电极层，以及沿第一方向延伸并与沟道接触电极层以及第一栅电极结构和第二栅电极结构接触的沟道层。
- 多级铁电场效应晶体管器件-202180083411.X
- 龚南博;安藤崇志;G·M·科昂 - 国际商业机器公司
- 2021-11-19 - 2023-08-25 - H10B51/00
- 一种器件包括非易失性存储器和控制系统。该非易失性存储器包括非易失性存储器单元的阵列，其中至少一个非易失性存储器单元包括铁电场效应晶体管(FeFET)器件。FeFET器件包括第一和第二源极/漏极区，以及包括铁电层和设置在铁电层之上的栅极电极的栅极结构。铁电层包括邻近于第一源极/漏极区的第一区和邻近于第二源极/漏极区的第二区。控制系统可操作地耦合到所述非易失性存储器，以将FeFET器件编程为具有多个不同逻辑状态中的逻辑状态。多个不同逻辑状态中的至少一个逻辑状态对应于FeFET器件的极化状态，其中铁电层的第一区和第二区具有极性相反的相应剩余极化。
- 铁电随机存取存储器器件及形成方法-202110039606.6
- 林孟汉;杨柏峰;贾汉中;王圣祯;杨丰诚;杨世海;林佑明 - 台湾积体电路制造股份有限公司
- 2021-01-13 - 2023-07-04 - H10B51/00
- 一种形成铁电随机存取存储器(FeRAM)器件的方法，包括：依次在衬底上形成第一层堆叠和第二层堆叠，其中，第一层堆叠和所述第二层堆叠具有相同的层状结构，层状结构包括在第一介电材料层上方的第一导电材料层，其中，第一层堆叠延伸超过第二层堆叠的横向范围；形成延伸穿过该第一层堆叠和第二层堆叠的沟槽；用铁电材料加衬该沟槽的侧壁和底部；在铁电材料的上方的沟槽中共形地形成沟道材料；用第二介电材料填充该沟槽；在第二介电材料中形成第一开口和第二开口；以及用第二导电材料填充第一开口和第二开口。本发明的实施例还涉及铁电随机存取存储器器件。
- 半导体器件和制造方法-201910066184.4
- 永井孝一;中村亘;中村光宏;伊藤昭男 - 富士通半导体存储方案股份有限公司
- 2019-01-24 - 2023-07-04 - H10B51/00
- 一种半导体器件，包括：衬底；晶体管，形成在衬底的表面上；第一绝缘膜，形成在晶体管上方；第二绝缘膜，形成在第一绝缘膜上；第三绝缘膜，形成在第二绝缘膜上；第四绝缘膜，形成在第三绝缘膜上；以及铁电电容器，形成在第四绝缘膜上，其中第三绝缘膜的氢气渗透率高于第一绝缘膜的氢气渗透率，第二绝缘膜和第四绝缘膜的氢气渗透率和氧气渗透率高于第一绝缘膜和第三绝缘膜的氢气渗透率和氧气渗透率。
- 具有铁电层的半导体器件及其制造方法-201810536313.7
- 刘香根;金重植 - 爱思开海力士有限公司
- 2018-05-30 - 2023-06-06 - H10B51/00
- 在根据本公开的实施例的半导体器件的制造方法中，在衬底上形成包括交替层叠的层间绝缘层和层间牺牲层的层叠结构。在衬底上形成穿过层叠结构的沟槽。在沟槽的侧壁上形成晶体状衬垫绝缘层。在晶体状衬垫绝缘层上形成铁电绝缘层和沟道层。选择性地去除层间牺牲层和晶体状衬垫绝缘层，以形成选择性地暴露铁电绝缘层的凹部。用导电层填充凹部以形成电极层。
- 铁电器件及其制造方法-201811365456.2
- 刘香根 - 爱思开海力士有限公司
- 2018-11-16 - 2023-06-06 - H10B51/00
- 本发明提供一种铁电器件及其制造方法。在制造铁电器件的方法中，提供衬底。在衬底之上形成铁电材料膜。在铁电材料膜之上形成结晶化晶种膜。利用结晶化晶种膜对铁电材料膜热处理，以将铁电材料膜转变为结晶铁电膜。去除结晶化晶种膜以暴露结晶铁电膜。在铁电膜之上形成电极膜。
- 半导体器件及其制造方法-202210896493.6
- 三原龙善 - 瑞萨电子株式会社
- 2022-07-28 - 2023-04-07 - H10B51/00
- 本公开涉及半导体器件及其制造方法。包括铁电存储器的半导体器件的可靠性得到提高。铁电存储器的栅极电极形成在半导体衬底上以将铁电膜布置在其间，并且用作外延半导体层的半导体层形成在栅极电极的两侧的半导体衬底上。半导体层形成在半导体衬底的凹部上。铁电存储器的源极区和漏极区中的每个区的至少一部分形成在半导体层中。
- 半导体结构-202221993315.7
- 戴铭昆;黄彦杰;蒋国璋;蔡瀚霆;林灿;林仲德 - 台湾积体电路制造股份有限公司
- 2022-07-29 - 2023-01-10 - H10B51/00
- 本实用新型实施例涉及半导体结构。一种半导体结构包含：第一电介质层；导电层及栅极电极，其放置于所述第一电介质层中；铁电层，其放置于所述栅极电极上方；沟道层，其放置于所述铁电层上方；第二电介质层，其位于所述第一电介质层上方；源极电极及漏极电极，其放置于所述第二电介质层中；及连接结构，其放置于所述第二电介质层中。所述连接结构与所述源极电极及所述漏极电极分离。所述铁电层具有斜方晶相。
- 专利分类
