[发明专利]一种3D集成电路结构及其制造方法有效
| 申请号： | 201610319141.9 | 申请日： | 2016-05-16 |
| 公开（公告）号： | CN106024756B | 公开（公告）日： | 2018-06-22 |
| 发明（设计）人： | 孟鸿林;魏芳;朱骏;吕煜坤;张旭升 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L23/544 | 分类号： | H01L23/544;H01L21/60;B81B7/00;B81C3/00 |
| 代理公司： | 上海天辰知识产权代理事务所(特殊普通合伙) 31275 | 代理人： | 吴世华;陈慧弘 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种3D集成电路结构及其制造方法，3D集成电路结构包括自下而上堆叠并键合的第一‑第三硅片衬底，第一‑第三硅片衬底分别设有在垂直方向对应的第一‑第三半导体器件，第一硅片衬底的上表面设有露出于第二硅片衬底边缘之外的第一、第二对准标记，第三硅片衬底的下表面设有露出于第二硅片衬底边缘之外并与第二对准标记对应的第三对准标记，可利用现有的工艺设备实现半导体器件之间良好的物理连接和电气连接，提高套刻精度，且无需增加设备投资，从而可实现很好的技术和经济效益。 | ||
| 搜索关键词： | 硅片 衬底 对准标记 半导体器件 衬底边缘 电气连接 工艺设备 物理连接 增加设备 上表面 下表面 堆叠 键合 套刻 制造 投资 | ||
【主权项】：
1.一种3D集成电路结构，其特征在于，包括自下而上堆叠并键合的第一‑第三硅片衬底，所述第一‑第三硅片衬底分别设有在垂直方向对应的第一‑第三半导体器件，所述第一硅片衬底的上表面设有露出于第二硅片衬底边缘之外的第一、第二对准标记，所述第三硅片衬底的下表面设有露出于第二硅片衬底边缘之外并与第二对准标记对应的第三对准标记；其中，所述第一、第二半导体器件之间形成物理连接或电气连接，所述第二、第三半导体器件之间形成电气连接，所述第二、第三对准标记作为第二、第三硅片衬底之间的键合工艺对准标记。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610319141.9/，转载请声明来源钻瓜专利网。
