[实用新型]一种新型肖特基倒封装芯片有效
| 申请号： | 201120491498.8 | 申请日： | 2011-12-01 |
| 公开（公告）号： | CN202363463U | 公开（公告）日： | 2012-08-01 |
| 发明（设计）人： | 王兴龙;李述州 | 申请（专利权）人： | 重庆平伟实业股份有限公司 |
| 主分类号： | H01L29/41 | 分类号： | H01L29/41;H01L29/872 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 405200 重庆*** | 国省代码： | 重庆;85 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种新型肖特基倒封装芯片，包括封装体、芯片正极、芯片负极、硅片、硅片正极和硅片负极，所述硅片正极和所述芯片正极连接，所述硅片负极和所述芯片负极连接，所述硅片正极和所述硅片负极位于所述硅片的同一侧面；所述硅片正极位于所述硅片的表面上，所述硅片正极的旁边设置有凹槽，所述硅片负极位于所述凹槽内。由于本实用新型将硅片正极和硅片负极设置于硅片的同一侧面，使整个产品的厚度大大降低；由于将硅片负极设置于凹槽内，并在硅片正极和硅片负极之间设置隔离沟槽，不但使整个产品的厚度进一步降低，而且使硅片正极和硅片负极之间的隔离性能更好，完全满足各种电路对正、负极之间隔离性能的高要求。 | ||
| 搜索关键词： | 一种 新型 肖特基倒 封装 芯片 | ||
【主权项】：
一种新型肖特基倒封装芯片，包括封装体、芯片正极、芯片负极、硅片、硅片正极和硅片负极，所述硅片正极和所述芯片正极连接，所述硅片负极和所述芯片负极连接，其特征在于：所述硅片正极和所述硅片负极位于所述硅片的同一侧面，所述硅片正极位于所述硅片的表面上，所述硅片正极的旁边设置有凹槽，所述硅片负极位于所述凹槽内。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于重庆平伟实业股份有限公司，未经重庆平伟实业股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201120491498.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种改进型的全彩SMD发光二极管支架
- 下一篇：一种交通标牌的内支撑杆
- 同类专利
- 高压无结场效应器件及其形成方法-201510749582.8
- 肖德元;张汝京 - 上海新昇半导体科技有限公司
- 2015-11-06 - 2019-10-25 - H01L29/41
- 本发明提出了一种高压无结场效应器件及其形成方法，在衬底上依次形成具有鳍状结构的缓冲层、半导体沟道层、介质层及金属栅极，刻蚀位于鳍状结构及缓冲层表面暴露出的介质层，暴露出源漏区域的半导体沟道层，在暴露出的源漏区域的半导体沟道层内进行掺杂，形成源极和漏极，在源极和漏极上形成源漏电极，从而获得具有高迁移率的高压无结场效应器件，并且形成的无结场效应器件具有较高的击穿电压，从而获得具有较好的性能及高可靠性的高压无结场效应器件。
- 高压晶体管及其形成方法-201810298006.X
- 杨震;马燕春;郭兵;赵晓燕;王刚宁 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2018-03-30 - 2019-10-11 - H01L29/41
- 一种高压晶体管及其形成方法，其中高压晶体管包括：基底；位于所述基底中的漂移区；位于所述基底中的源端阱区，所述源端阱区和所述漂移区邻接且位于所述漂移区的侧部；位于所述漂移区中的场氧化层；位于部分源端阱区上的栅极结构，且源端阱区上的栅极结构还延伸至部分漂移区和部分场氧化层上；位于所述栅极结构和场氧化层的一侧漂移区中的漏区；位于所述漏区上的漏插塞，所述漏插塞和所述漏区电学连接；位于部分场氧化层上的附加栅极结构，所述附加栅极结构覆盖所述场氧化层中朝向漏区的边缘区域，所述附加栅极结构和所述漏插塞电学连接。所述高压晶体管的性能得到提高。
- 氧化物薄膜的场效应晶体管器件及其制备方法-201610754922.0
- 李俊;张建华;蒋雪茵;张志林 - 上海大学
- 2016-08-30 - 2019-10-11 - H01L29/41
- 本发明公开了一种具有成分缓变有源层结构的氧化物薄膜的场效应晶体管器件及其制备方法，属于薄膜晶体管器件技术领域。缓变结构氧化物有源层所采用结构为：ZnSnO/ZnSnO:X%HfO2/ZnSnO:Y%HfO2其中（X
- 半导体装置以及半导体装置的制造方法-201580045037.9
- 添野明高 - 丰田自动车株式会社
- 2015-06-23 - 2019-09-03 - H01L29/41
- 一种半导体装置，具有：半导体基板，其在表面上形成有沟槽；沟槽电极，其被配置在所述沟槽内；层间绝缘膜，其对所述沟槽电极的表面进行覆盖，并从所述半导体基板的所述表面突出；肖特基电极，其被配置在所述半导体基板的所述表面上，并被配置在从所述层间绝缘膜离开了的位置处，且相对于所述半导体基板而肖特基接触；埋入电极，其被配置在所述层间绝缘膜与所述肖特基电极之间的凹部内，并由与所述肖特基电极不同的金属而构成；表面电极，其对所述层间绝缘膜、所述埋入电极以及所述肖特基电极进行覆盖。
- 晶体管布置中的金属密封剂-201910126197.6
- A.A.沙尔马;T.加尼;J.T.卡瓦列罗斯;G.德维;V.H.勒;L.D.黄;C.J.耶泽夫斯基 - 英特尔公司
- 2019-02-20 - 2019-08-27 - H01L29/41
- 晶体管布置中的金属密封剂。本文中公开了晶体管电极‑沟道布置，以及相关的方法和器件。例如，在一些实施例中，晶体管电极‑沟道布置可以包括沟道材料、在沟道材料之上提供的源极/漏极电极、以及至少部分地包围源极/漏极电极中的一个或多个的密封剂，其中密封剂包括一种或多种金属导电材料。
- 半导体结构及其形成方法-201810145531.8
- 杨广立;郑大燮;施雪捷;李茂;陈德艳 - 中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造(上海)有限公司
- 2018-02-12 - 2019-08-23 - H01L29/41
- 一种半导体结构及其形成方法，其中方法包括：提供基底，基底包括第一区以及与第一区邻接的第二区；在部分基底内形成自第一区延伸至第二区的第一掺杂区，且第一掺杂区顶部到基底表面具有第一距离，第一掺杂区内具有第一掺杂离子；在第二区基底表面形成栅极结构，且部分栅极结构延伸至第一区内；以栅极结构为掩膜，在第一区基底内注入第二掺杂离子形成初始第二掺杂区，初始第二掺杂区底部到基底表面具有第二距离，第二距离大于第一距离，第二掺杂离子的导电类型与第一掺杂离子相同；进行退火处理，使初始第二掺杂区内的第二掺杂离子扩散以形成第二掺杂区，第二掺杂区底部与第一掺杂区顶部相接。所述方法形成的半导体器件的性能较好。
- 半导体器件及其制造方法-201710538379.5
- 张乃千;刘健;刘飞航;裴轶 - 苏州能讯高能半导体有限公司
- 2017-07-04 - 2019-08-20 - H01L29/41
- 本发明提供了一种半导体器件及其制造方法，涉及半导体器件领域。该半导体器件包括有源区、测试区及位于有源区和测试区之外的无源区，所述有源区内制作有标准器件，所述测试区制作有用于测试所述标准器件性能参数的测试器件。通过在标准器件周围制作一测试器件，可以通过测试该测试器件的电学性能，在晶圆级测试中就可以预估得到标准器件相应的电学参数。从而可以根据测试结果筛选出合格的标准器件，无需将尺寸较大的标准器件切割、封装再进行测试。避免了现有技术中标准器件无法通过晶圆级测试的问题。节省了测试流程，缩减了生产周期，可以针对性的对合格的标准器件进行切割、封装等操作，有效降低了生产成本。
- 双层金属氧化物半导体异质结薄膜晶体管及其制备方法-201910292495.2
- 刘启晗;赵春;赵策洲;杨莉;王琦男 - 西交利物浦大学
- 2019-04-12 - 2019-08-16 - H01L29/41
- 本发明属于本发明属于半导体技术领域，特别涉及薄膜晶体管技术。本发明要求保护一种全水溶液法双层金属氧化物半导体异质结薄膜晶体管及制备方法。该薄膜晶体管包括：绝缘衬底，栅电极，栅极绝缘层，双层金属氧化物半导体异质结，源电极，漏电极。其中，绝缘衬底位于有机薄膜晶体管的最底层，栅电极，栅极绝缘层，双层金属氧化物半导体异质结，自下而上依次叠覆于该绝缘衬底之上，源电极和漏电极分别地位于双层金属氧化物半导体异质结之上。本发明的栅极绝缘层和双层金属氧化物半导体异质结有源层采用简单的无机水溶液法制备，整个工艺温度控制在300℃以内。本发明可提高水溶液法制备的TFT及后续器件的电学性能，且制备工艺简单，生产成本低廉。
- 半导体装置及其制造方法-201810100204.0
- 林信志;洪章响;黄嘉庆;林永豪;李家豪 - 世界先进积体电路股份有限公司
- 2018-02-01 - 2019-08-09 - H01L29/41
- 本发明提出一种半导体装置及其制造方法，其中半导体装置包含化合物半导体层设置于基底上，保护层设置于化合物半导体层上，以及源极电极、漏极电极和栅极电极穿过保护层且位于化合物半导体层上，其中栅极电极设置于源极电极与漏极电极之间。此半导体装置还包含多个场板设置于保护层上方，且位于栅极电极与漏极电极之间，其中这些场板彼此隔开。此外，也提供半导体装置的制造方法。
- 用于制造并组装可印刷半导体元件的方法和设备-201410647568.2
- R·G·纳佐;J·A·罗杰斯;E·梅纳德;李建宰;姜达荣;孙玉刚;M·梅尔特;朱正涛 - 伊利诺伊大学评议会
- 2005-06-02 - 2019-07-26 - H01L29/41
- 本发明提供用于制造可印刷半导体元件并将可印刷半导体元件组装至基片表面上的方法。本发明的方法和设备组件能在含有聚合物材料的基片上产生多种柔性电子和光电子器件以及器件阵列。本发明还提供能在拉伸状态下具有良好性能的可拉伸半导体元件及可拉伸电子器件。
- 横向高压功率器件的结终端结构-201610728924.2
- 乔明;李成州;于亮亮;肖倩倩;张波 - 电子科技大学
- 2016-08-25 - 2019-04-12 - H01L29/41
- 本发明提供一种横向高压功率器件的结终端结构，包括直线结终端结构和曲率结终端结构；曲率结终端结构包括漏极N+接触区、N型漂移区、P型衬底、栅极多晶硅、栅氧化层、P‑well区、源极P+接触区；曲率结终端结构中的N+接触区、栅极多晶硅、栅氧化层、分别与直线结终端结构中的N+接触区、栅极多晶硅、栅氧化层相连并形成环形结构，N型漂移区由内边界向外边界分成21、22….2NN个子区域，漏极N+接触区包围子区域21、22….2N，由于本发明的结构曲率结终端部分的N型漂移区与P型衬底交界处的N型掺杂浓度相比传统结构要降低许多，所以P型衬底能更有效的耗尽N型漂移区，所以器件的耐压得到更好优化。
- 一种半导体器件及其制备方法-201510278650.7
- 裴风丽;裴轶;张乃千 - 苏州能讯高能半导体有限公司
- 2015-05-27 - 2019-03-29 - H01L29/41
- 本发明公开了一种半导体器件及其制备方法，所述器件包括衬底；位于所述衬底上的半导体层，所述半导体层中包括有源区和与所述有源区相邻的无源区；位于所述半导体层上的源极、漏极、以及位于所述源极和所述漏极之间的栅极；所述栅极、源极和漏极中至少有一种电极分成至少两段，其中一段位于所述有源区上，其中一段位于所述无源区上。本发明在半导体层中形成无源区，破坏了部分栅极、源极或/和漏极下面区域的导电沟道，使沟道产生的热量减少，即减少了半导体器件的自热，而栅极、源极和漏极的面积不变，相对而言，增大了器件的散热面积，使热量能够有效地散发出去。
- 半导体装置-201810403205.2
- 申洪湜;金泰坤;雄一朗·佐佐木 - 三星电子株式会社
- 2018-04-28 - 2019-03-01 - H01L29/41
- 本发明提供一种半导体装置，包括：衬底，包括定义有源区的场区；源区/漏区，位于有源区中；沟道区，位于源区/漏区之间；轻掺杂漏(LDD)区，位于源区/漏区中的一个与沟道区之间；以及栅极结构，位于沟道区上。有源区的上部部分可包括外延生长层，所述外延生长层的晶格常数大于硅(Si)的晶格常数，且源区/漏区以及LDD区可掺杂有镓(Ga)。
- 半导体器件-201810504714.4
- 郑镛国;朴奏泫;李晓昔 - 三星电子株式会社
- 2018-05-23 - 2019-01-04 - H01L29/41
- 一种半导体器件包括从衬底突出的多个有源图案。该半导体器件还包括栅极结构。该栅极结构形成在有源图案上，并且跨越有源图案。该栅极结构包括金属。该半导体结构还包括形成在栅极结构上的封盖结构，以及从栅极结构的上表面突出的电介质残留物。该电介质残留物延伸到封盖结构中，并且包括金属。
- 半导体器件及其制造方法-201810359713.5
- 高桥幸雄 - 瑞萨电子株式会社
- 2018-04-20 - 2018-11-02 - H01L29/41
- 本发明涉及一种半导体器件及其制造方法。提供一种半导体器件及其制造方法，以便即使驱动信号被输入到绝缘栅双极晶体管的栅极电极，也抑制第一二极管的正向电压的增加。IGBT具有p型本体区。第一二极管的阳极区具有与IGBT的p型本体区相同的杂质区。第二二极管的阳极区由发射极槽围绕，因此阳极区通过发射极槽与IGBT的p型本体区分离开。
- 一种氧化锌薄膜晶体管-201820601926.X
- 刘伟;吴远志;叶拓;毛祖莉;邓彬 - 湖南工学院
- 2018-04-25 - 2018-11-02 - H01L29/41
- 一种氧化锌薄膜晶体管，为多层薄膜复合结构，由下至上依次包括衬底层、栅极、绝缘栅介质层、氧化锌有源层、隔绝层；所述栅极内嵌于绝缘栅介质层内；隔绝层的下端内嵌于氧化锌有源层，则氧化锌有源层的中部厚度比两侧的厚度薄，从而形成三个区域，分别是位于氧化锌有源层两侧的源极区和漏极区，及位于源极区和漏极区中间的沟道区，隔绝层位于沟道区上；源极区上设有源极金属电极，漏极区上设有漏极金属电极，源极区与源极金属电极之间和漏极区与漏极金属电极之间均设有掺杂层。本实用新型采用氧化锌有源层，能提升晶体管的开关电流比；能进一步降低关态电流；间接提升氧化锌有源层设计的薄膜晶体管的开关电流比。
- 半纵向型欧姆接触电极及其制作方法-201810320840.4
- 黄火林;孙仲豪 - 大连理工大学
- 2018-04-11 - 2018-10-19 - H01L29/41
- 一种半纵向型欧姆接触电极及其制作方法，属于半导体器件制作领域。技术要点是：包括半导体和金属电极，所述金属电极制作在所述半导体上，所述金属电极在纵向上呈台阶型。有益效果是:本发明所述的半纵向型欧姆接触电极及其制作方法增加了金属与半导体之间的有效接触面积，与传统平面欧姆接触结构相比，在相同器件设计体积中，允许导通电流量增大，电极阻值减小；同时，纵向电极部分将对半导体体内电场强度有调制作用，电场强度集中点被分割成两个或多个部分，边缘电场集中效应减弱，有利于器件在大电流、电压条件下工作而不会过早发生电流击穿。
- 一种增强型氮化镓晶体管及其制备方法-201810507252.1
- 于洪宇;章剑 - 南方科技大学
- 2018-05-24 - 2018-09-28 - H01L29/41
- 本发明公开了一种增强型氮化镓晶体管及其制备方法。该晶体管包括：基底，基底包括源区和漏区，以及位于源区和漏区之间的栅区；氮化镓调制栅，位于栅区，氮化镓调制栅包括掺杂P型离子的氮化镓材料；源极及漏极，源极位于源区，漏极位于漏区；栅极金属层，位于氮化镓调制栅的远离基底的表面上，栅极金属层至少包括镧系金属层，镧系金属层与氮化镓调制栅接触。本发明实施例提供的增强型氮化镓晶体管，通过在氮化镓调制栅远离基底的一侧设置镧系金属层，并使镧系金属层与氮化镓调制栅接触，在增强型氮化镓晶体管工作时，需要提供更高的电压才能使源极和漏极之间的沟道导通，因此，提高了增强型氮化镓晶体管的栅极阈值电压，减少了栅极漏电流。
- 一种复合电极及其制备方法、阵列基板和显示装置-201410601174.3
- 杨久霞;白峰;刘建涛 - 京东方科技集团股份有限公司;北京京东方光电科技有限公司
- 2014-10-30 - 2018-09-11 - H01L29/41
- 本发明的实施例提供一种复合电极及其制备方法、阵列基板和显示装置，涉及显示技术领域，可提高电极的载流子传输速率，从而降低电极的方阻。所述复合电极包括至少一层石墨烯层和至少一层掺杂层，且相邻两层不同为所述掺杂层；其中，所述掺杂层为氯化铝层或者碘化锌层。用于显示装置的制造。
- 半导体装置及其制造方法-201410045198.5
- 石桥秀俊;山口义弘;吉松直树;古贺英浩 - 三菱电机株式会社
- 2014-02-07 - 2018-09-11 - H01L29/41
- 本发明的目的在于提供一种接合部的可靠性高的直接引线接合构造的半导体装置及其制造方法。本发明的半导体装置具有：多个半导体芯片（5）；板电极（7），其配置在多个半导体芯片（5）上，对多个半导体芯片（5）进行连接；以及电极（17），其配置在板电极（7）上。电极（17）具有凸出部和间断的多个接合部（17a），其中，该多个接合部（17a）与板电极（7）接合，该凸出部以立起状从多个接合部（17a）凸出。凸出部具有与接合部（17a）平行且与外部电极超声波接合的超声波接合部（17b）。
- 在主动区上方具有气隙间隔件与栅极接触的基于晶体管的半导体装置-201711128692.8
- 谢瑞龙;成敏圭;朴灿柔;L·沃尔夫冈;金勋 - 格芯公司
- 2017-11-15 - 2018-05-25 - H01L29/41
- 本发明涉及在主动区上方具有气隙间隔件与栅极接触的基于晶体管的半导体装置，其中，一种半导体结构包括半导体衬底、在该半导体衬底上的半导体鳍片、与该半导体鳍片整合在其顶部的晶体管，该晶体管包括主动区，该主动区包括源极、漏极以及在源极、漏极之间的沟道区域。该半导体结构进一步包括在该沟道区域上方的栅极结构，该栅极结构包括栅极电极、邻近该栅极电极的相对侧壁上的气隙间隔件对、以及用于该栅极电极的栅极接触。还提供一种制造这种半导体装置的方法。
- 薄膜晶体管和像素结构-201720797428.2
- 陆富财;杨尚融;刘恩池;黄金海;黄彦余 - 中华映管股份有限公司
- 2017-07-04 - 2018-02-02 - H01L29/41
- 本实用新型提供一种薄膜晶体管和像素结构。薄膜晶体管配置于基板上且包括第一电极、通道层、栅极、栅绝缘层、层间介电层以及第二电极。第一电极配置于基板上。通道层覆盖第一电极。栅极配置于通道层上且在基板的法线方向上与第一电极重叠。栅绝缘层配置于栅极和通道层之间以电性绝缘栅极和通道层。层间介电层覆盖栅极且具有暴露通道层的接触窗。第二电极配置于层间介电层上且填入接触窗以接触通道层。第二电极在法线方向上与栅极重叠。第二电极与栅极重叠的面积实质上等于第一电极与栅极重叠的面积。本实用新型的薄膜晶体管所占面积小。
- 薄膜晶体管、薄膜晶体管制备方法和阵列基板-201710749797.9
- 王国英;宋振;孙宏达 - 京东方科技集团股份有限公司
- 2017-08-28 - 2017-12-15 - H01L29/41
- 本发明属于显示技术领域，具体涉及一种薄膜晶体管、薄膜晶体管的制备方法和阵列基板。该薄膜晶体管包括设置在衬底上方的栅极、有源层、源极和漏极，所述有源层位于中心区域，所述源极和所述漏极分别与所述有源层连接，所述栅极与所述有源层至少部分同层设置、且所述栅极与所述有源层至少两面相隔绝缘层相对设置。该薄膜晶体管的宽长比Weff/L增大，从而有效提高了器件的开态电流Ion，提高了氧化物薄膜晶体管电流驱动能力；另外，还考虑了电极对有源层的遮光效果，最大限度的减小了光照对器件VTH漂移的影响，提高了薄膜晶体管的负偏压光照稳定性。
- 固态型二次电池的电极结构-201280073767.6
- 工藤拓夫;桧皮清康;中泽明 - 日本麦可罗尼克斯股份有限公司;刮拉技术有限公司
- 2012-06-06 - 2017-10-03 - H01L29/41
- 本发明提供一种防止在层叠不同热膨胀系数的绝缘树脂与金属电极时由于制造过程中的加热而导致金属电极中产生裂纹的电极结构。在层叠于由绝缘树脂制成的半导体电路基板的电极中，其电极结构由主电极(70)和辅助电极(74)构成，所述主电极(70)设置有切除其一部分而形成的狭缝，从而防止在制造过程中因与所述基板的热膨胀系数的不同而产生裂纹，所述辅助电极(74)覆盖上述主电极的狭缝。在其中主电极的狭缝与辅助电极的狭缝重叠的部分没有设置狭缝，而是形成架桥，由此消除不存在电极的空隙部分。
- 形成锥形氧化物的方法-201380039425.7
- V·帕塔萨拉蒂;S·班纳吉;W·B·格拉博斯基 - 电力集成公司
- 2013-07-11 - 2017-08-04 - H01L29/41
- 本发明公开了制造用于高压半导体器件的锥形场板电介质的方法。一个实施例方法可以包括沉积氧化物薄层，沉积多晶硅硬掩模，沉积光刻胶层和刻蚀沟槽区域，进行深度硅沟槽刻蚀，和剥离光刻胶层。该方法可以进一步包括沉积氧化物层和各向异性刻蚀氧化物层的重复步骤，以在沟槽内形成锥形壁。该方法可以进一步包括沉积多晶硅并且进行进一步加工以形成半导体器件。另一实施例方法可以包括在半导体晶片中刻蚀沟槽，在半导体晶片上沉积绝缘层以在沟槽内形成间隙，在绝缘层上沉积掩膜层，和交替刻蚀掩膜层和绝缘层以形成锥形场板电介质区域。
- 半导体装置及其制造方法-201410045315.8
- 山口义弘 - 三菱电机株式会社
- 2014-02-07 - 2017-06-27 - H01L29/41
- 本发明的目的在于提供一种能够实现大容量化并且能够容易地制造的半导体装置及半导体装置的制造方法。本发明具有板状的电极部件即板电极（5）；在板电极（5）上设置的作为一体化绝缘片的环氧片（3）；以及在环氧片（3）上设置的作为控制基板的双面印刷基板（1），本发明具有将板电极（5）和双面印刷基板（1）通过环氧片（3）形成为一体的基板一体型电极（10）。
- 一种薄膜晶体管的制备方法、薄膜晶体管以及显示器件-201710056822.5
- 张文林;杜建华 - 京东方科技集团股份有限公司
- 2017-01-25 - 2017-05-17 - H01L29/41
- 本发明提供了一种薄膜晶体管的制备方法、薄膜晶体管以及显示器件，该方法包括：在衬底基板上通过构图工艺依次形成栅电极，电极绝缘层，有源层；形成碳膜层，该碳膜层覆盖在所述有源层和所述电极绝缘层上；形成金属膜层，该金属膜层覆盖在所述碳膜层上；通过构图工艺形成源电极和漏电极，通过本发明提供的薄膜晶体管的制备方法，在制备有源层时引入一层碳膜层用以避免在源电极和漏电极制备过程中蚀刻剂对有源层的损伤，提高了有源层的制程稳定性以及TFT制程的良率，碳膜层优异的导电特性还可以实现源电极、漏电极与有源层良好的导通，还可以利用碳膜层优异的导电特性在TFT‑LCD的衬底基板上形成碳膜触控电极，以使得TFT‑LCD集成了触控功能。
- 优化FOM值的沟槽型金属氧化物半导体场效应管器件-201621082603.1
- 袁力鹏;徐吉程;范玮 - 西安后羿半导体科技有限公司
- 2016-09-27 - 2017-04-19 - H01L29/41
- 本实用新型属于半导体功率器件技术领域，具体涉及到一种优化FOM值的沟槽型金属氧化物半导体场效应管器件，包括第一导电类型漏极区，位于所述第一导电类型漏极区上方的第一导电类型的外延层，位于所述第一导电类型外延层上方的第二导电类型阱区层，还包括沟槽；栅氧化层；多晶硅层；源极区层；绝缘介质层；金属层；其中，所述栅氧化层底端部的厚度值大于所述栅氧化层侧面端的厚度值，所述栅氧化层底端部的厚度值大于所述多晶硅层顶端部的厚度值，所述栅氧化层底端部的厚度值小于所述沟槽的高度值。本实用新型在不影响通态电阻的基础上进一步优化栅氧电荷，最终降低器件的FOM(FOM＝Rdson*Qgd)值。
- 包含纳米‑轨道电极的非易失性存储单元-201380014814.4
- J.K.卡伊;H.奇恩;G.玛塔米斯;V.R.普鲁亚思 - 桑迪士克科技有限责任公司
- 2013-01-10 - 2017-03-15 - H01L29/41
- 一种非易失性存储装置包括多个非易失性存储单元(1)。每一个非易失性存储单元包括第一电极(101)、二极管控制元件(110)、设置为与二极管控制元件串联的存储元件(118)、第二电极(100)和位于二极管(110)和存储元件(118)之间的宽度为15nm或更小的纳米‑轨道电极(205，202)。
- 具有钝化层的半导体器件-201310383590.6
- J.鲍尔;O.胡姆贝尔;A.科普罗夫斯基;S.莫纳亚库尔;C.舍费尔;G.施密特 - 英飞凌科技股份有限公司
- 2013-08-29 - 2017-03-01 - H01L29/41
- 本发明公开了具有钝化层的半导体器件。半导体器件包括具有第一表面的半导体本体、布置在第一表面上的接触电极、以及在第一表面上与接触电极邻近的钝化层。所述钝化层包括层堆叠，所述层堆叠具有第一表面上的无定形半绝缘层、所述无定形半绝缘层上的第一氮化物层、以及第一氮化物层上的第二氮化物层。
- 专利分类
