[发明专利]一种深沟槽的功率半导体器件及其制作方法

说明书

本发明涉及半导体技术领域，具体公开了一种深沟槽的功率半导体器件，其中，包括：半导体基板被划分为有源区和终端保护区，有源区包括与漏极相连的漏极金属，在漏极金属上设有第一导电类型硅衬底，终端保护区包括与漏极相连的漏极金属，在漏极金属上设有第一导电类型硅衬底，第一导电类型硅衬底上设有第一导电类型外延层，终端保护区内的第一导电类型外延层的上表面设有第二导电类型第一阱区，第二导电类型第一阱区内设有多个窄沟槽，在窄沟槽下端设有第二导电类型第二阱区。本发明还公开了一种深沟槽的功率半导体器件的制作方法。本发明提供的深沟槽的功率半导体器件能够降低有源区内最外围的沟槽底部的电场强度。

技术领域

本发明涉及半导体技术领域，尤其涉及一种深沟槽的功率半导体器件及深沟槽的功率半导体器件的制作方法。

背景技术

在功率半导体器件领域，深沟槽MOSFET能够明显提高沟道密度，降低特征导通电阻，因此，深沟槽MOSFET已经被广泛采用。目前深沟槽MOSFET的终端附近的耐压限制了器件的整体的耐压，尤其是当器件耐压达到200V及以上时，深沟槽MOSFET的击穿点往往出现在终端保护区附近。

在器件耐压时，深沟槽MOSFET在有源区内最外围的沟槽底部的电场强度会明显高于有源区内其它沟槽底部的电场。

因此，如何提供一种功率半导体器件以降低有源区内最外围的沟槽底部的电场强度成为本领域技术人员亟待解决的技术问题。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提供一种深沟槽的功率半导体器件及深沟槽的功率半导体器件的制作方法，以解决现有技术中的问题。

作为本发明的第一个方面，提供一种深沟槽的功率半导体器件，其中，所述深沟槽的功率半导体器件包括：半导体基板被划分为有源区和终端保护区，所述有源区位于所述半导体基板的中心区，所述终端保护区位于所述有源区的外圈且环绕包围所述有源区，所述有源区包括与漏极相连的漏极金属，在所述漏极金属上设有第一导电类型硅衬底，第一导电类型硅衬底上设有第一导电类型外延层，所述第一导电类型外延层的上表面设有第二导电类型体区，在所述第二导电类型体区内设有沟槽，所述沟槽位于所述第二导电类型体区的表面，且伸入所述第二导电类型体区下方的第一导电类型外延层内，所述沟槽内的中心区填充有导电多晶硅以及位于所述导电多晶硅外圈的第一类绝缘介质体，所述终端保护区包括与漏极相连的漏极金属，在所述漏极金属上设有第一导电类型硅衬底，所述第一导电类型硅衬底上设有第一导电类型外延层，所述终端保护区内的第一导电类型外延层的上表面设有第二导电类型第一阱区，所述第二导电类型第一阱区内设有多个窄沟槽，在所述窄沟槽下端设有第二导电类型第二阱区。

优选地，位于所述终端保护区内的且靠近所述有源区的所述窄沟槽的下端的所述第二导电类型第二阱区与位于所述有源区内的且靠近所述终端保护区的沟槽的下端接触。

优选地，所述第二导电类型第二阱区和所述第二导电类型第一阱区均是由第二导电类型杂质注入形成的，且所述第二导电类型杂质的注入剂量范围为10¹²~10¹⁵，注入能量范围为20keV~500keV。

优选地，所述窄沟槽内填充有第三类绝缘介质体，所述窄沟槽位于第二导电类型第一阱区的表面，且伸入所述第二导电类型体区下方的第一导电类型外延层内。

优选地，在所述导电多晶硅上部的两侧设有内沟槽，所述内沟槽内生长有栅氧化层，在所述生长有栅氧化层的内沟槽内填充有与栅极相连的栅极导电多晶硅。

优选地，在所述第二导电类型体区的表面设有两个第一导电类型源极区，所述第一导电类型源极区与所述沟槽的外壁相接触。

优选地，在所述第一导电类型外延层的上方设有第二类绝缘介质体，在所述第二类绝缘介质体的上方设有与源极相连的源极金属。