[发明专利]超结结构的深沟槽填充方法无效

专利信息
申请号: 201110087244.4 申请日: 2011-04-08
公开(公告)号: CN102184884A 公开(公告)日: 2011-09-14
发明(设计)人: 陶有飞;钱慧 申请(专利权)人: 上海先进半导体制造股份有限公司
主分类号: H01L21/762 分类号: H01L21/762
代理公司: 上海专利商标事务所有限公司 31100 代理人: 陈亮
地址: 20023*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种超结结构的深沟槽填充方法,包括步骤:A.提供待形成超结结构的深沟槽,深沟槽位于N型半导体衬底上的N型外延层中;B.在深沟槽中生长P型外延层,P型外延层中间留有一道缝隙;C.在P型外延层中间淀积氧化层,填充深沟槽;D.干法刻蚀深沟槽中的氧化层,使深沟槽的顶部敞开;E.继续在深沟槽中淀积氧化层,填充深沟槽。本发明通过在超结结构的深沟槽中交替淀积氧化层与刻蚀深沟槽顶部的氧化层使槽口充分敞开,逐渐实现完全无缝隙的深沟槽填充,消除沟槽内狭长的缝隙,避免了漏电现象,使功率MOS器件能够满足承受高压的电学要求和硅片研磨封装成薄片的机械要求。
搜索关键词: 结构 深沟 填充 方法
【主权项】:
一种超结结构的深沟槽填充方法,包括步骤:A.提供待形成超结结构的深沟槽,所述深沟槽位于N型半导体衬底上的N型外延层中;B.在所述深沟槽中生长P型外延层,所述P型外延层中间留有一道缝隙;C.在所述P型外延层中间淀积氧化层,填充所述深沟槽;D.干法刻蚀所述深沟槽中的氧化层,使所述深沟槽的顶部敞开;E.继续在所述深沟槽中淀积氧化层,填充所述深沟槽。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海先进半导体制造股份有限公司,未经上海先进半导体制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201110087244.4/,转载请声明来源钻瓜专利网。

同类专利
  • 半导体器件及其形成方法-201910492860.4
  • 沈新林;王海宽;郭松辉;林宗贤 - 德淮半导体有限公司
  • 2019-06-06 - 2019-11-05 - H01L21/762
  • 一种半导体器件的形成方法,包括:提供待刻层;在所述待刻层的表面形成第一掩膜层,所述第一掩膜层和待刻层包括第一区和第二区;在所述第一掩膜层的第二区表面形成第二掩膜层;在所述第一掩膜层和第二掩膜层表面形成第三掩膜层;以所述第三掩膜层为掩膜刻蚀第一掩膜层和第二掩膜层,在所述第一掩膜层内形成第一开口,在所述第二掩膜层内形成第二开口;刻蚀第一开口底部的待刻层和第二开口底部的第一掩膜层,在待刻层的第一区中形成第一初始沟槽,在第二区的第一掩膜层中形成第二中间开口;刻蚀第二中间开口底部和第一初始沟槽底部的待刻层,在待刻层第二区中形成第二沟槽,在待刻层第一区中形成第一沟槽。所述方法提高了半导体器件的性能。
  • 深槽隔离结构及工艺方法-201910679618.8
  • 杨新杰;李娜;金锋 - 上海华虹宏力半导体制造有限公司
  • 2019-07-26 - 2019-11-05 - H01L21/762
  • 本发明公开了一种深槽隔离结构,在半导体衬底的表层具有多个STI沟槽,且所述的STI沟槽之间还具有重掺杂N型区;每一个STI沟槽中均具有深槽隔离结构的沟槽;所述的深槽隔离结构的沟槽向下深入到衬底中;深槽隔离结构的沟槽之间的衬底中形成N型深阱。N型深阱的侧边界与所述深槽隔离结构的沟槽抵靠接触;所述的N型深阱下方还具有N型埋层,N型埋层的侧边界也与所述深槽隔离结构的沟槽抵靠接触;STI沟槽的中深槽隔离结构为双槽结构。本发明将单沟槽结构改为双沟槽结构,能够优化电场分布,使器件的击穿电压特性更好。在工艺方面,可以减少单根沟槽的宽度,从而优化深槽隔离结构的填充工艺,节省工艺成本,同时优化沟槽填充的形貌。
  • 用于形成薄的绝缘体上半导体SOI衬底的方法-201910118027.3
  • 周世培;徐鸿文;卢玠甫;郑有宏;林永隆;蔡敏瑛 - 台湾积体电路制造股份有限公司
  • 2019-02-15 - 2019-11-01 - H01L21/762
  • 本申请案的各种实施例涉及一种以低成本且以低总厚度变动TTV形成薄的绝缘体上半导体SOI衬底的方法。在一些实施例中,在牺牲衬底上外延形成蚀刻停止层。装置层外延形成于所述蚀刻停止层上且具有不同于所述蚀刻停止层的结晶晶格。将所述牺牲衬底接合到处置衬底,使得所述装置层及所述蚀刻停止层处于所述牺牲衬底与所述处置衬底之间。去除所述牺牲衬底。使蚀刻执行到所述蚀刻停止层中以去除所述蚀刻停止层。使用包括氢氟酸、过氧化氢及乙酸的蚀刻剂来执行所述蚀刻。
  • 浅沟槽隔离结构及其制造方法-201810360786.6
  • 不公告发明人 - 长鑫存储技术有限公司
  • 2018-04-20 - 2019-10-29 - H01L21/762
  • 本发明提供浅沟槽隔离结构及其制造方法,该制造方法包括步骤S1:提供一半导体基底,所述半导体基底具有一基底上表面,由所述半导体基底的基底上表面上形成深宽比介于10~30的至少一个隔离沟槽;S2:在所述半导体基底上形成反应内衬层;S3:在所述反应内衬层上形成沉积内衬层;S4:在具有所述沉积内衬层的所述隔离沟槽内旋涂流动性填充材料;S5:固化所述流动性填充材料,使得所述流动性填充材料固化为隔离填充体,所述隔离填充体内有一固化应力,所述固化应力反向于所述内应力;S6:去除所述隔离填充体在所述基底上表面以上的部位,以制成所述浅沟槽隔离结构。本发明有效地避免了有源区域倒塌的发生,且可以避免空洞产生,提高晶圆产品良率。
  • 沟槽隔离结构及图像传感器的形成方法-201910676495.2
  • 韦伟;洪纪伦;吴宗祐;林宗贤 - 德淮半导体有限公司
  • 2019-07-25 - 2019-10-25 - H01L21/762
  • 一种沟槽隔离结构及图像传感器的形成方法,其中沟槽隔离结构的形成方法包括:提供半导体衬底;在所述半导体衬底内形成沟槽;对所述沟槽进行表面处理,去除所述沟槽侧壁表面和底部表面的缺陷;在所述表面处理之后,采用沉积工艺在所述沟槽的底部表面与侧壁表面形成界面层,所述沉积工艺的温度低于预设温度;在所述界面层表面形成填充层,所述填充层填满所述沟槽。本发明的技术方案通过先对所述沟槽进行表面处理,能去除所述沟槽的表面的缺陷,减小暗电流;再在低温的制程下形成所述界面层,有效的减小了晶圆发生翘曲变形以及金属污染的可能性,从而提高最终成品的性能与良率。
  • 浅沟槽隔离结构及半导体器件-201910751649.X
  • 朱贤士;黄德浩;周运帆;许耀光;童宇诚 - 福建省晋华集成电路有限公司
  • 2019-08-15 - 2019-10-25 - H01L21/762
  • 本发明涉及浅沟槽隔离结构及半导体器件,所述浅沟槽隔离结构形成于衬底内,其包括:第一部,其具有从衬底的表面延伸至衬底内的第一深度处的第一侧壁,第一侧壁相对于衬底的表面具有第一斜率,且一侧壁的表面具有第一粗糙度;以及第二部,其具有从第一深度处的第一侧壁延伸至衬底内的第二深度处的第二侧壁,第二侧壁相对于衬底的表面具有第二斜率,且第二侧壁的表面具有第二粗糙度,其中,第二斜率大于第一斜率,并且其中,第二粗糙度大于第一粗糙度。本发明既解决了难以填充浅沟槽隔离结构的问题又不会导致衬底表面的可用空间过小。
  • 一种半导体器件的制造方法-201810312387.2
  • 孙晓峰;秦仁刚;盛拓 - 无锡华润上华科技有限公司
  • 2018-04-09 - 2019-10-22 - H01L21/762
  • 本发明提供一种半导体器件的制造方法,所述方法包括:提供半导体衬底;在所述半导体衬底中形成沟槽;使用高密度等离子体化学气相沉积工艺在所述沟槽中填充隔离材料,以形成浅沟槽隔离结构,其中,所述高密度等离子体化学气相沉积工艺依次包括加热阶段和沉积阶段,所述加热阶段所使用的工艺气体中不包含氧气。本发明提供的半导体器件的制造方法,其中高密度等离子体化学气相沉积工艺加热阶段所使用的工艺气体中不包含氧气,避免氧气与沟槽侧壁的半导体衬底发生氧化反应而诱发晶格缺陷,从而避免了器件漏电现象的产生。
  • 一种半导体功率器件及其制备方法-201910663875.2
  • 阳平 - 上海擎茂微电子科技有限公司
  • 2019-07-23 - 2019-10-18 - H01L21/762
  • 本发明涉及一种半导体功率器件,包括半导体衬底、形成于半导体衬底表面的JFET区及基区、形成于基区表面的发射区、位于半导体上方的栅氧化层、位于栅氧化层上方的栅极,位于栅极上方的绝缘介质层,绝缘介质层的表面均匀排布有多个浅槽。本发明通过增加一层ILD反刻层光刻版图来对ILD层进行刻蚀,从而在其表面形成多个浅槽,增加ILD层表面的粗糙度,使得沉积在ILD层上的金属层与下层芯片主体能更加紧密的结合在一起,可防止表层金属脱落,增强功率器件芯片的可靠性。
  • 一种SOI晶圆边缘零空洞的工艺制程方法-201910597378.7
  • 李彦庆;方小磊;陈艳明;张凯;赵东旭 - 长春长光圆辰微电子技术有限公司
  • 2019-07-04 - 2019-10-11 - H01L21/762
  • 本发明公开了一种SOI晶圆边缘零空洞的工艺制程方法,属于SOI晶圆材料制造领域,该方法包括如下步骤:步骤S01、前期准备;步骤S02、晶圆一次磨掉边缘处理;步骤S03、晶圆键合;步骤S04、晶圆一次减薄;步骤S05、晶圆二次磨掉边缘处理;步骤S06、湿法腐蚀边缘剩余硅,使得两张晶圆键合界面无空洞;步骤S07、晶圆二次减薄:通过机械减薄工艺和化学机械研磨工艺,实现最终厚度。本发明采用常温常压下键合方式,采用光学对准原理,对准精度能够保证在50微米以内,本发明在不增加SOI制造成本的情况下实现SOI晶圆在常温常压环境中直接键合时无空洞缺陷,具有非常广阔的市场前景。
  • 半导体装置-201910063017.4
  • 曹玟锡;李载晛;李钟汉;朴洪培 - 三星电子株式会社
  • 2019-01-23 - 2019-10-08 - H01L21/762
  • 提供了一种半导体装置。所述半导体装置包括:第一鳍型图案和第二鳍型图案,通过隔离沟槽彼此隔离,并且分别在基底上沿第一方向延伸;第三鳍型图案,在第二方向上与第一鳍型图案和第二鳍型图案分隔开并且在第一方向上延伸;场绝缘膜,位于第一鳍型图案至第三鳍型图案的侧壁的一部分上;器件隔离结构,在第二方向上延伸并且位于隔离沟槽中;栅极绝缘支撑件,在场绝缘膜上沿第一方向延伸并且位于第一鳍型图案与第三鳍型图案之间;栅极结构,与第三鳍型图案交叉,在第二方向上延伸并且与栅极绝缘支撑件接触,其中,从基底到栅极结构的底表面的高度比从基底到栅极绝缘支撑件的底表面的高度大。
  • 浅沟槽隔离结构及其形成方法-201510292728.0
  • 赵猛 - 中芯国际集成电路制造(上海)有限公司
  • 2015-06-01 - 2019-09-27 - H01L21/762
  • 一种浅沟槽隔离结构及其形成方法,其中方法包括:提供半导体衬底;在半导体衬底内形成第一沟槽;对第一沟槽侧部和底部的半导体衬底进行第一离子注入,在第一沟槽侧部和底部的半导体衬底内形成阻挡层;至少刻蚀去除第一沟槽底部的阻挡层,形成第二沟槽;对第二沟槽底部的半导体衬底进行非晶化处理,形成非晶化区;刻蚀去除所述非晶化区,形成第三沟槽;在第一沟槽、第二沟槽和第三沟槽中形成隔离层。所述浅沟槽隔离结构的形成方法提高了浅沟槽隔离结构的性能。
  • 一种半导体器件及其制造方法-201510919587.0
  • 沈建飞;范建国 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2015-12-11 - 2019-09-27 - H01L21/762
  • 本发明提供一种半导体器件及其制造方法,涉及半导体技术领域。所述方法包括:提供半导体衬底,在半导体衬底的表面上形成有垫氧化物层,在垫氧化物层上形成有具有浅沟槽隔离结构的图案的硬掩膜层;对暴露的垫氧化物层进行离子注入掺杂工艺,以形成位于垫氧化物层内的非晶区域;进行退火工艺,以使得非晶区域向两侧扩散到部分硬掩膜层的下方的垫氧化物层内;以硬掩膜层为掩膜,依次刻蚀非晶区域和部分半导体衬底,以形成浅沟槽;在浅沟槽的底部和侧壁上形成衬垫层,使浅沟槽的顶部尖角在这个过程中得以被圆滑化。根据本发明的制造方法,可以很好的形成STI尖角圆滑化,提高了浅沟槽隔离结构的隔离作用。
  • 半导体结构及其制造方法-201510788330.6
  • 方琮闵;郭康民;吴细闵 - 台湾积体电路制造股份有限公司
  • 2015-11-17 - 2019-09-24 - H01L21/762
  • 一种半导体结构包括半导体衬底、第一有源区、第二有源区、第一沟槽、至少一个凸起部分以及第一电介质。第一有源区位于半导体衬底中。第二有源区位于半导体衬底中。第一沟槽位于半导体衬底中并将第一有源区和第二有源区彼此分离。凸起部分从半导体衬底凸出并且设置在第一沟槽中。第一电介质位于第一沟槽中并且覆盖凸起部分。本发明还提供了用于形成半导体结构的方法。
  • 半导体结构-201920308033.0
  • 刘云云 - 长鑫存储技术有限公司
  • 2019-03-12 - 2019-09-24 - H01L21/762
  • 一种半导体结构,所述半导体结构包括:衬底;位于所述衬底内的刻蚀图形;填充于所述刻蚀图形内的隔离层;所述隔离层包括介电层和位于所述介电层顶部的逆刻蚀层,所述逆刻蚀层通过湿法刻工艺对所述介电层进行逆刻蚀而形成。所述半导体结构的介电层的隔离性能较高。
  • 绝缘体上III-V化合物衬底的制备方法-201510703722.8
  • 肖德元;张汝京 - 上海新昇半导体科技有限公司
  • 2015-10-26 - 2019-09-17 - H01L21/762
  • 本发明提供一种绝缘体上III‑V化合物衬底的制备方法,包括:提供衬底,衬底上形成有第一介质层,第一介质层中具有暴露衬底的第一沟槽;形成牺牲层和第二介质层,牺牲层填充第一沟槽,并覆盖至少部分第一介质层,第二介质层覆盖牺牲层;在第二介质层中形成开口,开口暴露牺牲层,去除牺牲层,第一介质层与第二介质层之间形成空腔;形成III‑V化合物层,III‑V化合物层填充第一沟槽以及空腔;去除第二介质层,去除第一沟槽及第二沟槽中的III‑V化合物层,第二沟槽位于第一沟槽上方;在第一沟槽中填充第一介质层,在第二沟槽中填充所述III‑V化合物层。本发明中,可制备大尺寸的绝缘体上III‑V化合物衬底,并且,消除III‑V化合物层中的缺陷。
  • 带有绝缘埋层的衬底的制备方法-201611225994.2
  • 魏星;常永伟;陈猛;陈国兴;费璐;王曦 - 上海新傲科技股份有限公司
  • 2016-12-27 - 2019-09-17 - H01L21/762
  • 一种带有绝缘埋层的衬底的制备方法,包括如下步骤:提供一衬底,所述衬底具有一支撑层和设置在支撑层表面的一绝缘层;实施第一次离子注入,向所述衬底内注入改性离子,所述绝缘层和支撑层的界面与改性离子浓度的高斯分布峰之间的距离小于50nm,以使所述改性离子能够在所述绝缘层中形成纳米团簇;实施第二次离子注入,继续向所述绝缘层内注入改性离子,所采用的注入离子与第一次离子注入的步骤相同,本步骤中改性离子浓度的高斯分布峰与上一次离子注入的高斯分布峰之间的距离小于80nm,以实现纳米团簇分布区域的展宽。
  • 浅沟槽隔离结构及半导体器件-201821445560.8
  • 不公告发明人 - 长鑫存储技术有限公司
  • 2018-09-04 - 2019-09-17 - H01L21/762
  • 本实用新型提供了一种浅沟槽隔离结构及半导体器件,首先通过隔离结构界定出有源区,且所述隔离结构中形成有若干气隙,所述隔离结构中的气隙可以使所述隔离结构的介电常数减小,从而降低相邻所述有源区之间的相互作用,达到降低了相邻的有源区之间的排锤效应,提高了半导体器件的可靠性。
  • 半导体结构、UHV器件及其制备方法-201910457329.3
  • 巴特尔;陈俊;薛磊;万先进 - 长江存储科技有限责任公司
  • 2019-05-29 - 2019-09-13 - H01L21/762
  • 本发明提供一种半导体结构、UHV器件及其制备方法,半导体结构的制备方法包括如下步骤:提供衬底;于衬底内形成浅沟槽;于浅沟槽的侧壁形成掺杂材料层,掺杂材料层内掺杂有N型掺杂离子或P型掺杂离子;对衬底进行退火处理,使得掺杂材料层内的N型掺杂离子或P型掺杂离子扩散至衬底内,以于掺杂材料层与衬底之间形成掺杂侧壁;去除掺杂材料层。本发明的半导体结构的制备方法在浅沟槽的侧壁形成掺杂材料层后进行退火处理,可以实现对任意形状的浅沟槽的侧壁进行掺杂;通过控制掺杂材料层内掺杂离子的剂量及退火条件,可以实现对浅沟槽的侧壁进行任意所需剂量及分布状态的离子掺杂。
  • 一种消除有源区中自间隙硅原子的方法-201611076586.5
  • 储佳 - 上海集成电路研发中心有限公司
  • 2016-11-30 - 2019-09-13 - H01L21/762
  • 本发明公开了一种消除有源区中自间隙硅原子的方法,包括提供一具有顶层硅层的半导体衬底,在半导体衬底上形成有源区,对位于有源区的顶层硅层进行H+注入处理,以使H与顶层硅层中的自间隙硅原子结合,形成Si‑H对,进行高温热处理,以使Si‑H对中的自间隙硅原子快速扩散至Si‑SiO2界面和/或Si‑空气界面;并且,本发明采用H+注入的方法,使H能直接进入有源区的硅层中,从而降低了后续的热处理温度,节省了工艺成本,减少了工艺时间,同时也降低了衬底硅片的应力。
  • 浅沟槽隔离结构的形成方法及半导体器件的形成方法-201910519120.5
  • 罗清威;李赟;周俊 - 武汉新芯集成电路制造有限公司
  • 2019-06-14 - 2019-09-10 - H01L21/762
  • 本发明提供了一种浅沟槽隔离结构的形成方法及半导体器件的形成方法,包括:利用高深宽比工艺形成氧化硅层于一衬底的隔离沟槽中,所述氧化硅层可能在一设定深度范围内具有一孔隙缺陷;然后在所述氧化硅层的所述设定深度范围内注入硅离子;对所述氧化硅层执行高温湿法氧化工艺,以使注入的硅离子被氧化为氧化硅;对所述氧化硅层执行高温退火工艺,氧化形成的氧化硅可以修复所述氧化硅层中的孔隙缺陷,从而有效的提高了浅沟槽隔离结构的隔离性能,进而提高了半导体器件的性能。
  • 制造半导体器件的方法和半导体产品-201580010976.X
  • 格哈德·施皮茨尔施佩格;卡斯滕·施密特 - 勒丰德里有限公司
  • 2015-02-27 - 2019-09-10 - H01L21/762
  • 一种制造半导体产品的方法,包括:从前表面处理包括设置在晶片的衬底(100)中的相邻于前表面的结构的半导体晶片(10),以及形成埋置在设置在晶片前表面上的介电层(111)中的至少一种配线(110)。半导体晶片在其前表面处安装至载体晶片(120),使得可以从晶片背侧去除材料以减薄半导体晶片。背侧处理半导体晶片包括:从晶片背侧形成注入部;形成深沟槽(132a,132b)以将该结构与晶片中的其他结构隔离;形成硅通孔(134)以接触晶片前侧上的结构;以及形成本体接触部(131)。可以在同一晶片中产生数个器件。
  • 半导体结构的制作方法及半导体结构-201910465392.1
  • 杨事成;黄建;张锋;闫宝安;李众;郭松辉;林宗贤 - 德淮半导体有限公司
  • 2019-05-30 - 2019-09-06 - H01L21/762
  • 本发明提供一种半导体结构的制作方法及半导体结构中,在沟槽的底部和侧壁依次形成第一氧化硅层、生长控制层,然后刻蚀去除所述沟槽底部的所述生长控制层,接着在暴露出的所述第一氧化硅层和保留的所述生长控制层上形成第二氧化层以填充所述沟槽,由于所述第二氧化硅在所述第一氧化硅层上的生长速率大于在所述生长控制层的生长速率,故所述沟槽底部的所述第二氧化硅的生长速率大于所述沟槽侧壁的所述第一氧化硅的生长速率,因此,可以避免因位于沟槽侧壁的所述第二氧化硅层生长过快而导致出现提前封口的现象,进而可以避免产生空洞缺陷。
  • 一种功率器件及其工艺方法-201710065005.6
  • 朱明皓;李瑞钢 - 智瑞佳(苏州)半导体科技有限公司
  • 2017-02-04 - 2019-08-30 - H01L21/762
  • 一种功率器件,其包括半导体材料层、位于所述半导体材料层上的源极、栅极和漏极、氧化层、钝化层和漂移区场板,其还包括隔离介质层,所述隔离介质层位于所述半导体层上,处于所述栅极和所述漏极之间,所述氧化层覆盖所述源极、漏极及除所述栅极和所述隔离介质层外的所述半导体材料层,所述钝化层覆盖氧化层及栅极,所述漂移区场板自所述栅极上方的钝化层延伸至所述隔离介质层,并完全覆盖所述隔离介质层。本发明的功率器件通过隔离介质层隔离漂移区场板与半导体材料层,隔离介质层可以选择隔离介质的组成比例,介质生长厚度等,不受标准工艺的限制,可以大大改善漂移区场板对漂移区电场的调节能力,极大的提高功率器件的耐压和输出电流水平。
  • 半导体结构的形成方法-201610081039.X
  • 沈思杰;张怡 - 上海华虹宏力半导体制造有限公司
  • 2016-02-04 - 2019-08-27 - H01L21/762
  • 一种半导体结构的形成方法,包括:提供包括第一区域和第二区域的衬底;在衬底上形成分立的浮栅层以及位于浮栅层表面的硬掩膜;以硬掩膜为掩膜刻蚀浮栅层露出的衬底,在衬底内形成位于第一区域的第一沟槽以及位于第二区域的第二初始沟槽;在第一沟槽内形成图形层;以图形层为掩膜,刻蚀第二初始沟槽形成第二沟槽;在第一沟槽内形成第一隔离结构。本发明先形成具有第一沟槽和第二初始沟槽,再遮挡住第一沟槽,刻蚀第二初始沟槽形成第二沟槽。在不影响第二沟槽深度的同时,获得深度较小的第一沟槽以降低第一沟槽的深宽比,从而提高第一隔离结构的形成质量,进而提高半导体器件的电学性能。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top