“掺杂的”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果39390687个，建议您升级VIP下载更多相关专利

[发明专利]双向式硅控整流器-CN201811168635.7有效
发明人：陈致维;林昆贤 -专利权人：晶焱科技股份有限公司
申请日： 2018-10-08 - 公布日： 2022-04-01 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种双向式硅控整流器，其包含一轻掺杂半导体结构、一第一轻掺杂区、一第二轻掺杂区、一第一掺杂井区、一第二掺杂井区、一第一重掺杂区、一第二重掺杂区、一第三重掺杂区与一第四重掺杂区。轻掺杂半导体结构、第一重掺杂区与第三重掺杂区属于第一导电型，第一轻掺杂区、第二轻掺杂区、第一掺杂井区、第二掺杂井区、第二重掺杂区与第四重掺杂区属于第二导电型。第一轻掺杂区的第一部分位于第一掺杂井区的下方，第二轻掺杂区的第二部分位于第二掺杂井区的下方。
双向式硅控整流器

[发明专利]一种共栅晶体管、像素电路、驱动方法及显示器-CN201710369938.4有效
发明人：周兴雨 -专利权人：上海和辉光电股份有限公司
申请日： 2017-05-23 - 公布日： 2020-12-22 - 主分类号： G09G3/20 文献下载
摘要：本发明公开了一种共栅晶体管、像素电路、驱动方法及显示器，包括：第一掺杂区、第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区；第二掺杂区、第三掺杂区、第四掺杂区和第五掺杂区通过第一掺杂区间接连通，且第二掺杂区、第三掺杂区、第四掺杂区、第五掺杂区与第一掺杂区均为异型掺杂。共栅晶体管中的两个晶体管共用一个栅极掺杂区，即第一掺杂区，不仅可以节省一个栅极掺杂区，而且，还可以使两个晶体管的栅极电学参数保持一致，两个晶体管的共栅效果更加理想。
一种晶体管像素电路驱动方法显示器

[实用新型]一种电容器的电极掺杂设备-CN201821116016.9有效
发明人：熊仕平;殷国富;李亚 -专利权人：四川达优机械有限公司
申请日： 2018-07-16 - 公布日： 2019-02-01 - 主分类号： H01G11/86 文献下载
摘要：一种电容器的电极掺杂设备，其依次包括电极板供给单元、电极板导引轮、离子掺杂单元、超声波发生单元、干燥单元以及电极板回收单元；掺杂单元包括掺杂单元主体，掺杂板，掺杂单元温度检测器以及掺杂单元温度控制器。掺杂单元主体中用于存放电解液；掺杂板包括设置的多个掺杂子板，掺杂子板可以在掺杂单元主体中垂直或者水平层叠，各个掺杂子板以相同的距离彼此间隔，掺杂子板中间的间隔作为电极板的移动路径，由此可以提高锂掺杂工艺中的效率并且掺杂装置集成了掺杂、干燥和超声等工艺，可以持续连续并且自动地进行电极板的离子掺杂。
掺杂电极板掺杂子单元主体电容器掺杂设备离子掺杂电极超声波发生单元温度检测器温度控制器掺杂装置干燥单元供给单元回收单元水平层叠移动路径导引轮电解液自动地锂掺杂超声垂直

[发明专利]单光子雪崩二极管及光电传感装置-CN202080102032.6在审
发明人：程文譞;曹均凯;余力强;李云涛;章健 -专利权人：华为技术有限公司
申请日： 2020-12-21 - 公布日： 2023-03-14 - 主分类号： H01L31/107 文献下载
摘要：一种单光子雪崩二极管(SPAD)及光电传感装置，涉及光电技术领域，能够降低雪崩结(A)的击穿电压；该单光子雪崩二极管(SPAD)包括：衬底(10)以及外延层(20)；外延层(20)中包括第一型掺杂区(21)和第二型掺杂区(22)、第一型边缘掺杂区(S1)和第二型边缘掺杂区(S2)；第一型边缘掺杂区(S1)环绕设置于第一型掺杂区(21)的四周；第二型边缘掺杂区(S2)中包括：位于第二型掺杂区(22)的四周、且与第一型边缘掺杂区(S1)相对设置的部分；第一型边缘掺杂区(S1)与第一型掺杂区(21)的掺杂类型相同，第一型边缘掺杂区(S1)的掺杂浓度小于第一型掺杂区(21)的掺杂浓度；第二型边缘掺杂区(S2)与第二型掺杂区(22)的掺杂类型相同，第二型边缘掺杂区(S2)的掺杂浓度小于第二型掺杂区(22)的掺杂浓度；第一型掺杂区(21)和第二型掺杂区(22)的掺杂类型相反。
光子雪崩二极管光电传感装置

[发明专利]太阳能电池及光伏组件-CN202211193991.0在审
发明人：金井升;张博;张彼克;廖光明;张临安;张昕宇 -专利权人：浙江晶科能源有限公司;晶科能源股份有限公司
申请日： 2022-09-28 - 公布日： 2023-09-08 - 主分类号： H01L31/0352 文献下载
摘要：本申请实施例涉及光伏领域，提供一种太阳能电池及光伏组件，太阳能电池包括：基底；掺杂层，掺杂层的掺杂浓度大于基底的掺杂浓度，掺杂层包括多个沿第一方向间隔设置的第一掺杂区、位于相邻的第一掺杂区之间的第二掺杂区以及第三掺杂区，第一掺杂区的掺杂浓度小于第二掺杂区的掺杂浓度且小于第三掺杂区的掺杂浓度；隧穿介质层，隧穿介质层位于第一掺杂区表面以及第二掺杂区表面；掺杂导电层，掺杂导电层与第一掺杂区正对；第一电极，每一第一电极设置于掺杂导电层远离基底的一侧，并与掺杂导电层电连接；多个导电传输层，导电传输层与第二掺杂区正对，导电传输层位于隧穿介质层表面。本申请实施例有利于提高太阳能电池的光电转换效率。
太阳能电池组件

[发明专利]一种TVS器件及其制造方法-CN201811313508.1有效
发明人：程诗康;顾炎;张森 -专利权人：无锡华润上华科技有限公司
申请日： 2018-11-06 - 公布日： 2021-04-13 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种TVS器件及其制造方法，所述TVS器件包括：第一掺杂类型半导体衬底；设置于半导体衬底上的第一第二掺杂类型深阱、第二第二掺杂类型深阱和第一掺杂类型深阱；设置于第一第二掺杂类型深阱中的第一第二掺杂类型重掺杂区；设置于第二第二掺杂类型深阱中的第一掺杂类型阱区和第一第一掺杂类型重掺杂区；设置于第一掺杂类型阱区中的第二第一掺杂类型重掺杂区和第二第二掺杂类型重掺杂区；位于第一掺杂类型阱区中和第二第二掺杂类型深阱中的第三第二掺杂类型重掺杂区；以及设置于第一掺杂类型阱区中的第一掺杂类型掺杂区。本发明提供的TVS器件结构简单，成本低廉，隔离效果好、电流泄放能力更强，电容更小。
一种 tvs 器件及其制造方法

[发明专利]阵列基板及显示面板-CN202310828547.X在审
发明人：罗传宝 -专利权人：深圳市华星光电半导体显示技术有限公司
申请日： 2023-07-07 - 公布日： 2023-08-04 - 主分类号： H01L27/12 文献下载
摘要：本申请提供一种阵列基板及显示面板，包括：基板；第一晶体管，设置于基板上，包括：第一有源层，位于基板上，且包括第一沟道部、第一掺杂部以及第二掺杂部，第一掺杂部和第二掺杂部分别连接于第一沟道部的相对两端，第一掺杂部包括第一掺杂子部和第二掺杂子部，第二掺杂子部连接于第一沟道部与第一掺杂子部之间，第二掺杂子部的离子掺杂浓度低于第一掺杂子部的离子掺杂浓度，第一掺杂子部的离子掺杂浓度与第二掺杂部的离子掺杂浓度相同；第一栅极，位于第一有源层的一侧，且与第一沟道部重叠；以及源极和漏极，源极与第二掺杂部连接，漏极与第一掺杂部的第一掺杂子部连接。
阵列显示面板

[发明专利]双向可控硅静电放电保护结构及SOI结构-CN201910143716.X在审
发明人：蔡小五;赵海涛;刘海南;罗家俊;曾传滨;卜建辉;陆江 -专利权人：中国科学院微电子研究所
申请日： 2019-02-25 - 公布日： 2019-07-02 - 主分类号： H01L29/06 文献下载
摘要：本发明尤其涉及双向可控硅静电放电保护结构及SOI结构：深N型掺杂区内设置第一N型掺杂区、第一P型掺杂区、第二N型掺杂区、第二P型掺杂区和第三N型掺杂区；在第一P型掺杂区内设置有第一P型重掺杂区、第一N型重掺杂区和第二N型重掺杂区，第二N型重掺杂区位于第一P型掺杂区和第二N型掺杂区的交界处；在第二P型掺杂区内从左到右依次设置有第三N型重掺杂区、第四N型重掺杂区和第二P型重掺杂区，第三N型重掺杂区位于第二N型掺杂区和第二P型掺杂区的交界处；第一浅槽隔离区设置于第一P型掺杂区内且位于第一P型重掺杂区和第一N型重掺杂区之间；第二浅槽隔离区设置于第二N型掺杂区内且位于第二N型重掺杂区和第三N型重掺杂区之间。
静电放电保护结构浅槽隔离区双向可控硅交界处依次设置

[发明专利]半导体结构-CN201510150356.8在审
发明人：赵美玲;陈秉睿;王礼赐;唐天浩 -专利权人：联华电子股份有限公司
申请日： 2015-04-01 - 公布日： 2016-11-23 - 主分类号： H01L23/60 文献下载
摘要：本发明公开一种半导体结构，包括阱区、第一轻掺杂区、第二轻掺杂区、第一重掺杂区、第二重掺杂区及栅极。第一轻掺杂区设置于阱区中。第二轻掺杂区设置于阱区中并与第一轻掺杂区分离。第一重掺杂区设置于第一轻掺杂区中。第二重掺杂区部分设置于第二轻掺杂区中。第二重掺杂区具有接触阱区的表面。栅极设置于阱区上并介于第一重掺杂区及第二重掺杂区之间。阱区具有第一掺杂类型。第一轻掺杂区、第二轻掺杂区、第一重掺杂区及第二重掺杂区具有第二掺杂类型。
半导体结构

[发明专利]半导体结构及其形成方法-CN202110495701.7在审
发明人：亚伯拉罕·庾;金吉松 -专利权人：中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2021-05-07 - 公布日： 2022-11-08 - 主分类号： H01L27/088 文献下载
摘要：一种半导体结构及其形成方法，形成方法包括：在伪栅结构两侧的初始叠层结构中形成凹槽，剩余的初始叠层结构用于作为叠层结构；在凹槽侧壁的沟道层上形成子掺杂层，且叠层结构中，相邻沟道层上的子掺杂层相接触用于构成初始过渡掺杂层；在初始过渡掺杂层的表面的部分厚度材料中掺杂离子，适于减小初始过渡掺杂层的耐刻蚀度；去除掺杂有离子的初始过渡掺杂层，剩余的初始过渡掺杂层用于作为过渡掺杂层；在凹槽相对侧壁上的过渡掺杂层之间形成主掺杂层，主掺杂层的离子掺杂浓度大于过渡掺杂层的离子掺杂浓度，且主掺杂层用于与过渡掺杂层构成源漏掺杂层。本发明实施例提高源漏掺杂层的形成质量、减少源漏掺杂层内部的缺陷，提升半导体结构的性能。
半导体结构及其形成方法

[发明专利]一种太阳能电池及其选择性发射极结构的制作方法-CN201810716391.5有效
发明人：朱佳佳;郑霈霆;张昕宇;金浩;祁文杰 -专利权人：浙江晶科能源有限公司;晶科能源有限公司
申请日： 2018-07-03 - 公布日： 2020-09-04 - 主分类号： H01L31/0224 文献下载
摘要：本发明提供了一种太阳能电池及其选择性发射极结构的制作方法，提供经过预处理的硅片；对硅片进行第一次扩散，在硅片正面形成第一掺杂层；对硅片进行第二次扩散，在第一掺杂层上方形成第二掺杂层，第二掺杂层的掺杂浓度大于第一掺杂层的掺杂浓度；保留预设正面电极区域的第二掺杂层，刻蚀掉预设正面电极区域之间的第二掺杂层；在预设正面电极区域的第二掺杂层上方形成正面电极。由于第二掺杂层即重掺杂层和第一掺杂层即轻掺杂层是两次扩散形成的，因此，可以使轻掺杂层的掺杂浓度很低，使重掺杂层的掺杂浓度很高，进而可以增大重掺杂层和轻掺杂层的掺杂浓度差异，提升太阳能电池的转换效率。
一种太阳能电池及其选择性发射极结构制作方法

[发明专利]异质结太阳能电池及其制作方法-CN202011356701.0在审
发明人：吴华德;姚铮;陈曦;吴坚;蒋方丹 -专利权人：嘉兴阿特斯技术研究院有限公司
申请日： 2020-11-27 - 公布日： 2022-06-14 - 主分类号： H01L31/074 文献下载
摘要：本发明提供了一种异质结太阳能电池及其制作方法，其中所涉及异质结太阳能电池具有分别设置于硅衬底受光面第一掺杂层与背光面第二掺杂层，第一掺杂层与第二掺杂层中的至少一个包含有至少两层层叠设置的掺杂膜，相邻两掺杂膜中，远离硅衬底的掺杂膜的掺杂浓度大于靠近硅衬底的掺杂膜的掺杂浓度；本发明中，第一掺杂层或/和第二掺杂层中靠近硅衬底的掺杂膜由于具有较低掺杂浓度，能够最大程度降低掺杂原子进入相应本征非晶层中，进而可以降低相应本征非晶层的缺陷密度；第一掺杂层或/和第二掺杂层中远离硅衬底的掺杂膜由于具有较高掺杂浓度，有利于场钝化，还能降低第一掺杂层或/和第二掺杂层与相应外层之间的接触电阻。
异质结太阳能电池及其制作方法

[发明专利]双向可控硅静电放电保护结构及SOI结构-CN201910138043.9有效
发明人：蔡小五;罗家俊;陆江;卜建辉;赵海涛;曾传滨;刘海南 -专利权人：中国科学院微电子研究所
申请日： 2019-02-25 - 公布日： 2021-04-06 - 主分类号： H01L27/02 文献下载
摘要：本发明尤其涉及双向可控硅静电放电保护结构及SOI结构：深N型掺杂区设置在P衬底内；在深N型掺杂区内设置有第一P型掺杂区、第二P型掺杂区、N型掺杂区、第三P型掺杂区和第四P型掺杂区；在第一P型掺杂区内设置有第一P型重掺杂区、第一N型重掺杂区和第二P型重掺杂区，第二P型重掺杂区位于第一P型掺杂区和深N型掺杂区的交界处；在第四P型掺杂区内设置有第三P型重掺杂区、第二N型重掺杂区和第四P型重掺杂区，第三P型重掺杂区位于第四P型掺杂区和深N型掺杂区的交界处；第二P型掺杂区和第三P型掺杂区的上方均设置有一场氧化层；在深N型掺杂区的上方且位于两个场氧化层之间设置有栅氧化层。
双向可控硅静电放电保护结构 soi

[发明专利]高压半导体装置以及其制作方法-CN201910912191.1在审
发明人：许意侦;刘智华;黄凯易;叶达勋 -专利权人：瑞昱半导体股份有限公司
申请日： 2019-09-25 - 公布日： 2021-03-26 - 主分类号： H01L29/06 文献下载
摘要：高压半导体装置包括半导体基底、栅极结构、第一掺杂井区、第二掺杂井区与混合掺杂井区。第一掺杂井区、第二掺杂井区与混合掺杂井区设置于半导体基底中。第一掺杂井区的至少一部分与第二掺杂井区的至少一部分分别位于栅极结构于水平方向上的相对两侧。混合掺杂井区位于第一掺杂井区与第二掺杂井区之间。第一掺杂井区与第二掺杂井区分别包括第一导电形态掺杂物与第二导电形态掺杂物。混合掺杂井区包括混合掺杂物。混合掺杂物的一部分与第一导电形态掺杂物相同，且混合掺杂物的另一部分与第二导电形态掺杂物相同。
高压半导体装置及其制作方法

[发明专利]一种FinFET源漏外延三层结构及其形成方法-CN201911352504.9在审
发明人：雷海波;田明;宋洋;廖端泉 -专利权人：上海华力集成电路制造有限公司
申请日： 2019-12-25 - 公布日： 2020-04-21 - 主分类号： H01L27/092 文献下载
摘要：本发明提供一种FinFET源漏外延三层结构及其形成方法，在PMOS区的源、漏上外延生长掺杂B的SiGe的轻掺杂结构；在SiGe的轻掺杂结构上外延生长含碳薄掺杂层；在含碳薄掺杂层上外延生长掺杂B的SiGe的重掺杂结构；在PMOS区的源、漏上外延生长掺杂P的Si轻掺杂结构；在掺杂P的Si轻掺杂结构上外延生长含碳薄掺杂层；在碳薄掺杂层上外延生长掺杂P的Si重掺杂结构。本发明在两层之间引入含碳薄掺杂层，利用碳抑制掺杂物扩散的特性，增强外延在高温退火过程掺杂梯度的稳定性，从而提高器件稳定性。
一种 finfet 外延三层结构及其形成方法