“外延层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2577426个，建议您升级VIP下载更多相关专利

[发明专利]快速恢复外延二极管用双层硅外延片的制备方法-CN202210240112.9在审
发明人：周晓龙;陈秉克;薛宏伟;袁肇耿 -专利权人：河北普兴电子科技股份有限公司
申请日： 2022-03-10 - 公布日： 2022-06-14 - 主分类号： H01L21/205 文献下载
摘要：本发明提供了一种快速恢复外延二极管用双层硅外延片的制备方法，属于半导体材料制备技术领域，方法包括硅衬底片的预处理：外延前对选用的硅衬底片进行清洗、抛光，并在抛光时，外延腔室内温度升温至1030～1060℃；外延生长：在外延腔室内通入三氯氢硅作为硅源，外延腔室内温度保持1030～1060℃；在硅衬底片上低速生长本征外延层；在外延腔室内通入H2变流量吹扫1‑3分钟清理杂质；在本征外延层上变高速生长掺杂磷烷的第一层外延层；再次通入H2变流量吹扫1‑3分钟清理杂质；改变掺杂流量，在第一层外延层上高速生长掺杂磷烷的第二层外延层。本发明能够生长出理想的平坦外延层，提高硅外延片均匀性和二极管的电学性能。
快速恢复外延二极管用双层制备方法

[发明专利]沟槽型功率器件的制造方法和沟槽型功率器件-CN201410311145.3有效
发明人：李理;马万里;赵圣哲 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2014-07-01 - 公布日： 2019-06-11 - 主分类号： H01L21/336 文献下载
摘要：本发明提供了一种沟槽型功率器件的制造方法，包括：生长步骤，在衬底的上方生长多层外延层。生长步骤具体包括：在衬底的上方生长第一层外延层；在所述第一层外延层的上方生长第二层外延层；在所述第二层外延层的上方生长第三层外延层；以及所述制造方法还包括：在所述第三外延层注入P型掺杂杂质和N型掺杂杂质，形成P型体区和N型源区，以得到外延片；对所述外延片进行刻蚀，形成沟槽。通过本发明的技术方案，可以通过提高外延层的掺杂浓度来提高击穿电压，同时，降低了导通电阻，提高了器件性能。
沟槽功率器件制造方法

[发明专利]一种垂直结构氮化镓基发光元件的制作方法-CN201210100853.3无效
发明人：黄少华;曾晓强;吴志强 -专利权人：厦门市三安光电科技有限公司
申请日： 2012-04-09 - 公布日： 2012-11-14 - 主分类号： H01L33/00 文献下载
摘要：本发明公开了一种垂直结构氮化镓基发光元件的制作方法，包括步骤：提供一临时衬底，在其上外延生长氮化镓基发光外延层，并且所述氮化镓基发光外延层自下而上包括：n型层，发光层和p型层；在所述发光外延层上定义绝缘区，利用离子注入法将所述绝缘区的发光外延层钝化绝缘；在所述发光外延层上依次形成金属反射镜、金属键合层；提供一导电衬底，将其与临时衬底上的发光外延层键合；移除所述临时衬底，露出一发光外延层的表面；在所述露出的发光外延层表面上定义切割道，所述切割道位于绝缘区内，利用激光划片沿所述切割道将发光外延层分割为一系列单元，从导电衬底的背面劈裂形成芯粒。
一种垂直结构氮化发光元件制作方法

[发明专利]使用外延横向过生长来形成沟槽的方法和深垂直沟槽结构-CN201510062601.X有效
发明人： J.鲍姆加特尔;G.埃伦特劳特;C.格鲁贝尔;A.哈格霍费尔;R.K.约希;M.屈恩勒;M.佩尔茨尔;J.施泰因布伦纳 -专利权人：英飞凌科技奥地利有限公司
申请日： 2015-02-06 - 公布日： 2018-01-09 - 主分类号： H01L21/02 文献下载
摘要：本发明涉及使用外延横向过生长来形成沟槽的方法和深垂直沟槽结构。在一方面中，在半导体材料中形成沟槽的方法包含在半导体衬底上形成第一电介质层。第一电介质层包含第一开口。外延层通过外延横向过生长工艺生长在半导体衬底上。第一开口被外延层填充并且外延层生长到第一电介质层的相邻部分上，从而第一电介质层的部分不被外延层覆盖并且在不被外延层覆盖的第一电介质层的部分之上在外延层的相对侧壁之间形成间隙。间隙限定在外延层中的延伸到第一电介质层的第一沟槽。
使用外延横向生长形成沟槽方法垂直结构

[发明专利]具有多个外延层的光电子设备和制造方法-CN202080085807.3在审
发明人：亚历山大·通基赫 -专利权人：欧司朗光电半导体有限公司
申请日： 2020-12-09 - 公布日： 2022-07-29 - 主分类号： H01L33/06 文献下载
摘要：一种光电子设备(30)，包括外延层堆，所述外延层堆由至少一个第一外延层(31)和设置在第一外延层(31)之上的第二外延层(32)构成，其中在外延层堆中嵌入以下层：第一传导类型的第一半导体层(12)；设置在第一半导体层(12)之上的有源层(14)，所述有源层构成用于产生光；和设置在有源层(14)之上的第二传导类型的第二半导体层(15)，其中在第一外延层(31)和第二外延层(32)之间的边界面(33)至少部分地伸展穿过第一半导体层(12)和/或第二半导体层(15)。
具有外延光电子设备制造方法

[实用新型]一种背光显示LED芯片-CN202222235816.5有效
发明人：黄章挺 -专利权人：福建兆元光电有限公司
申请日： 2022-08-24 - 公布日： 2023-03-14 - 主分类号： H01L33/38 文献下载
摘要：本实用新型涉及LED照明领域，具体涉及一种背光显示LED芯片，包括从下至上依次层叠的衬底、外延N层、量子阱、外延P层、ITO层和P极；还包括N极和多个第一电流阻挡层；所述外延N层横截面和外延P层横截面均为矩形，所述N极和P极均为条状，且长度均大于外延P层长度的0.7倍；所述N极和P极沿外延P层长度方向设置；所述N极设置在P极长度方向的一侧的外延N层上。本实用新型的有益效果在于：本实用新型提供的背光显示LED芯片中，将P极和N极设置成条状，使负电在外延P层长度方向上能均匀的流进外延P层；所述第一电流阻挡层还起到阻碍电流，使电流不会直接从P极下方注入，能够更均匀流向外延P层，提高外延量子阱的发光效率。
一种背光显示 led 芯片

[发明专利]半导体装置的形成方法-CN201910711478.8在审
发明人：江欣哲;梁春昇;潘国华 -专利权人：台湾积体电路制造股份有限公司
申请日： 2019-08-02 - 公布日： 2020-02-21 - 主分类号： H01L21/8238 文献下载
摘要：鳍片具有与第二外延层交替排列的第一外延层，第一外延层包括第一半导体材料，第二外延层包括与第一半导体材料不同的第二半导体材料。上述方法亦包括蚀刻位于鳍片的通道区域中的第二外延层的至少一者的侧壁，使得位于通道区域中的第二外延层的至少一者的宽度在蚀刻之后小于与第二外延层的至少一者接触的第一外延层的宽度。栅极堆叠与第一外延层以及第二外延层接合。
半导体装置形成方法

[发明专利]N型MOSFET-CN202111437054.0在审
发明人：翁文寅 -专利权人：上海华力集成电路制造有限公司
申请日： 2021-11-30 - 公布日： 2022-03-04 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种N型MOSFET，包括：形成于半导体衬底表面上的栅极结构；在栅极结构的两侧的形成有嵌入式外延层，嵌入式外延层填充于凹槽中，凹槽形成在半导体衬底中；源区和漏区形成在栅极结构两侧的嵌入式外延层中；嵌入式外延层包括第一缓冲外延层和第二主体外延层；第一缓冲外延层的材料采用SiP，第二主体外延层的材料采用掺杂有Sb的SiP；第一缓冲外延层的磷浓度小于第二主体外延层的磷浓度，以减少磷外扩。
mosfet

[发明专利]半导体元件及其制作方法-CN202011083391.X在审
发明人：李健逢;张嘉骅;颜湘婕 -专利权人：联华电子股份有限公司
申请日： 2020-10-12 - 公布日： 2022-04-12 - 主分类号： H01L29/778 文献下载
摘要：本发明公开一种半导体元件及其制作方法，其中该半导体元件为一种高电子迁移率晶体管，包括基底、第一外延层设于该基底上，其中该第一外延层的上部包括多个第一凹槽、第二外延层设于该第一外延层上并且部分填入该多个第一凹槽，其中该第二外延层包围该多个第一凹槽内的多个第一气隙、第三外延层设于该第二外延层上，以及一栅极设于该第三外延层上。
半导体元件及其制作方法

[实用新型]半导体外延结构和半导体器件-CN202222537557.1有效
发明人：李仕强;张晖 -专利权人：苏州能讯高能半导体有限公司
申请日： 2022-09-23 - 公布日： 2023-03-10 - 主分类号： H01L29/06 文献下载
摘要：本实用新型的实施例提供了一种半导体外延结构及半导体器件结构，所述外延结构包括衬底、成核层、插入层、半导体层；该外延结构可以根据最终所需的所述半导体外延结构的翘曲B，通过其和插入层厚度T呈正相关来实现提前可控性预估调节；再插入层的厚度与半导体外延结构的原始翘曲A呈负相关，来实现在不改变外延层的生长条件下，根据已有外延层的翘曲情况来调节最终外延层的翘曲。
半导体外延结构半导体器件

[发明专利]一种GaN基LED外延结构及其制备方法-CN201810103442.7在审
发明人：卢国军;马后永 -专利权人：映瑞光电科技（上海）有限公司
申请日： 2018-02-01 - 公布日： 2018-07-24 - 主分类号： H01L33/04 文献下载
摘要：本发明公开了一种GaN基LED外延结构及其制备方法，GaN基LED外延结构包括：衬底，包括周期层叠的AlInN层和GaN层的非掺杂外延层，和位于所述非掺杂外延层上且自下至上依次层叠的第一类型外延层、量子阱层以及第二类型外延层，因所述非掺杂外延层包括周期层叠的AlInN层和GaN层，这种周期层叠的结构可以改变其应力状态，有利于降低其位错，为后续外延层提供高晶体质量的平台，不仅可以提高LED外延结构的晶体质量，提升LED的抗静电能力和抗老化能力
非掺杂外延层外延结构外延层制备抗静电能力发光效率量子阱层依次层叠应力状态高晶体抗老化衬底位错

[发明专利]LED外延片及制作方法、LED芯片-CN201910047849.7有效
发明人：王美丽;王飞;徐婉娴 -专利权人：京东方科技集团股份有限公司
申请日： 2019-01-18 - 公布日： 2021-03-30 - 主分类号： H01L33/00 文献下载
摘要：本公开涉及LED技术领域，提出一种LED外延片生成方法，该方法包括：提供一衬底基板；在所述衬底基板上形成图案化的种子层，所述种子层的非镂空区域包括与待形成LED芯片所需外延层形状、大小相同的图案；根据成核外延原理在所述种子层的非镂空区域上形成外延层；其中，所述基板材料与所述外延层材料的晶格失配率大于所述种子层材料与所述外延层材料的晶格失配率。本公开提供的LED外延片生成方法可以直接在衬底基板上形成待形成LED芯片所需的外延层图案，避免了在形成LED芯片时由于对外延层的刻蚀导致的对LED芯片发光层的损坏。
led 外延制作方法芯片

[发明专利]晶体管的凹槽制作方法及晶体管-CN202010642467.1有效
发明人：刘新科;贲建伟;利健;罗江流;王磊;贺威;林峰;黎晓华;朱德亮;吕有明 -专利权人：深圳市红与蓝企业管理中心（有限合伙）
申请日： 2020-07-06 - 公布日： 2023-07-04 - 主分类号： H01L21/335 文献下载
摘要：本发明提出了一种晶体管的凹槽制作方法及晶体管，该方法包括：在衬底的上方外延生长外延层；在外延层的上方转移二维材料层，并继续外延生长外延层，二维材料层和外延层形成第一凹槽；在外延层的上方、第一凹槽的两侧外延生长第一势垒层和第二势垒层；在二维材料层的上方、第一势垒层的上方和第二势垒层的上方沉积介电质层，形成第二凹槽。
晶体管凹槽制作方法

[发明专利]新型异质结雪崩光电二极管-CN201810100176.2在审
发明人：石拓 -专利权人：北京一径科技有限公司
申请日： 2018-02-01 - 公布日： 2018-06-01 - 主分类号： H01L31/107 文献下载
摘要：本发明公开了一种新型异质结雪崩光电二极管，包括衬底、第一外延层、第二外延层、第三外延层和第四外延层，第四外延层通过异质外延生长形成于第三外延层之上；第一外延层上形成有第一掺杂区，第一掺杂区包含第一掺杂类型掺杂；第一外延层上形成有第一电极接触区，第一电极接触区包含第一掺杂类型掺杂；第二外延层上形成有第二掺杂区，第二掺杂区包含第一掺杂类型掺杂；第三外延层顶部区域形成有制作有图形的防电场穿透保护层，制作有图形的防电场穿透保护层包含有第一掺杂剂量的第二掺杂类型掺杂；第三外延层顶部区域形成有电场穿透通孔阵列区，电场穿透通孔阵列区包含有第二掺杂剂量的第二掺杂类型掺杂。
外延层掺杂类型电场穿透掺杂区掺杂雪崩光电二极管掺杂剂量第一电极顶部区域通孔阵列保护层接触区异质结异质外延生长探测灵敏度降低器件暗电流衬底制作

[发明专利]一种双向防护芯片及其制备方法-CN201811505034.0有效
发明人：不公告发明人 -专利权人：惠安县崇武镇芳鑫茶具商行
申请日： 2018-12-10 - 公布日： 2020-09-01 - 主分类号： H01L27/02 文献下载
摘要：本发明公开了一种双向防护芯片，其包括：第一导电类型的衬底，形成在衬底的上表面的第一导电类型的第一外延层，自第一外延层的上表面向下形成的第一导电类型的第一注入区，且第一注入区的离子浓度大于第一外延层的离子浓度，形成在所述第一外延层和所述第一注入区的上表面交界处的第一导电类型的至少一个第二外延层，形成在第二外延层的上表面的第二导电类型的第三外延层，形成在第一注入区的上表面且与第二外延层间隔设置的第二导电类型的第四外延层，形成在第一外延层、第三外延层、第四外延层和第一注入区的上表面的绝缘层。
一种双向防护芯片及其制备方法