“外延层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2577426个，建议您升级VIP下载更多相关专利

[发明专利]半导体结构及其形成方法-CN201910196119.3在审
发明人：赵猛 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2019-03-15 - 公布日： 2020-09-22 - 主分类号： H01L29/06 文献下载
摘要：提供衬底，衬底上具有伪栅极结构；在伪栅极结构两侧的衬底内形成第一开口和第二开口，第一开口和第二开口之间的衬底形成沟道区；在伪栅极结构和沟道区的侧壁形成第一侧墙；形成第一侧墙后，在第一开口底部表面形成第一外延层，在第二开口底部表面形成第二外延层；形成第一外延层和第二外延层后，去除第一侧墙，在伪栅极结构和第一外延层之间形成第三开口，在伪栅极结构和第二外延层之间形成第四开口；在第一外延层上和第三开口内形成第三外延层，第三外延层离子浓度小于第一外延层离子浓度；在第二外延层上和第四开口内形成第四外延层，第四外延层离子浓度小于第二外延层离子浓度。
半导体结构及其形成方法

[发明专利]一种分裂栅MOS器件及其制备方法-CN202111551968.X在审
发明人：毛昊源 -专利权人：无锡市捷瑞微电子有限公司
申请日： 2021-12-17 - 公布日： 2022-02-18 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及半导体技术领域，公开了一种分裂栅MOS器件及其制备方法，其中分裂栅MOS器件包括衬底，衬底上从下往上依次设有第一导电类型的第一外延层、第二外延层和第三外延层，第二外延层的掺杂浓度大于第一外延层的掺杂浓度，第二外延层的掺杂浓度大于第三外延层的掺杂浓度，第一外延层、第二外延层和第三外延层组成分裂栅MOS器件的漂移区，通过设置第二外延层的掺杂浓度分别大于第一外延层的掺杂浓度和第三外延层的掺杂浓度，第一方面高掺杂浓度的第二外延层可以加强漂移区的电场调制作用
一种分裂 mos 器件及其制备方法

[发明专利]超结功率器件的制备方法和超结功率器件-CN201510359333.8有效
发明人：李理;马万里;赵圣哲 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2015-06-25 - 公布日： 2020-10-16 - 主分类号： H01L21/02 文献下载
摘要：本发明提出了一种超结功率器件的制备方法和超结功率器件，其中，上述制备方法，包括：在衬底上依次形成第一外延层和第二外延层；在第一外延层和第二外延层内形成垂直于衬底的沟槽，沟槽的深度等于第一外延层和第二外延层的厚度之和；在第一外延层对应的沟槽内形成第三外延层，第一外延层的厚度与第三外延层的厚度一致，以形成第一级超结功率单元；在第三外延层的上方形成第四外延层，第二外延层的厚度与第四外延层的厚度一致，以形成第二级超结功率单元
功率器件制备方法

[实用新型]一种分裂栅MOS器件-CN202123192863.8有效
发明人：毛昊源 -专利权人：无锡市捷瑞微电子有限公司
申请日： 2021-12-17 - 公布日： 2022-07-15 - 主分类号： H01L29/06 文献下载
摘要：本实用新型涉及半导体技术领域，公开了一种分裂栅MOS器件，其中分裂栅MOS器件包括衬底，衬底上从下往上依次设有第一导电类型的第一外延层、第二外延层和第三外延层，第二外延层的掺杂浓度大于第一外延层的掺杂浓度，第二外延层的掺杂浓度大于第三外延层的掺杂浓度，第一外延层、第二外延层和第三外延层组成分裂栅MOS器件的漂移区，通过设置第二外延层的掺杂浓度分别大于第一外延层的掺杂浓度和第三外延层的掺杂浓度，第一方面高掺杂浓度的第二外延层可以加强漂移区的电场调制作用
一种分裂 mos 器件

[发明专利]减少碳化硅外延中的胡萝卜缺陷-CN200480042246.X有效
发明人： M·J·奥洛克林;J·J·苏马克里斯 -专利权人：克里公司
申请日： 2004-11-18 - 公布日： 2007-03-07 - 主分类号： C30B29/36 文献下载
摘要：本发明公开了在离轴衬底上制造单晶碳化硅外延层的方法，包括步骤：将衬底置于外延生长反应室内，在衬底上生长第一层外延碳化硅，中断第一层外延碳化硅的生长，腐蚀第一层外延碳化硅以减小第一层的厚度，以及在第一层外延碳化硅上再次生长第二层外延碳化硅通过下述工艺可以终止胡萝卜缺陷：中断外延生长、腐蚀所生长的层以及再次生长第二层外延碳化硅。该生长中断/腐蚀/再次生长可以重复多次。碳化硅外延层具有至少一个终止在所述外延层内的胡萝卜缺陷。本发明还提供了一种半导体结构，包括离轴碳化硅衬底上的碳化硅外延层，以及在衬底和外延层之间界面附近中具有成核点的胡萝卜缺陷，其中该胡萝卜缺陷终止在外延层内。
减少碳化硅外延中的胡萝卜缺陷

[发明专利]鳍式场效应管及其制作方法-CN201310479778.0有效
发明人：三重野文健 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-10-14 - 公布日： 2018-07-20 - 主分类号： H01L21/336 文献下载
摘要：其中，鳍式场效应管包括形成在半导体衬底上的介质层和鳍片、栅极结构及设置在鳍片上的外延层，外延层包括在鳍片的源漏区沟槽内依次沉积的第一外延层和第二外延层，其中，第一外延层为碳掺杂浓度小于第二外延层为碳掺杂浓度外延层在生长的过程中不会形成矩形的轮廓，外延层横向衍生的距离比较短，相邻的外延层就不会粘在一起，克服了现有技术中生长在鳍片上外延层的外表面会产生矩形（或近似矩形）的轮廓而造成的相邻鳍片上所生长的外延层之间距离过缩减的技术问题
场效应及其制作方法

[发明专利]外延片及其制备方法、发光器件及显示装置-CN202110831374.8在审
发明人：蔡明达;张杨;陈靖中 -专利权人：重庆康佳光电技术研究院有限公司
申请日： 2021-07-22 - 公布日： 2023-02-03 - 主分类号： H01L33/10 文献下载
摘要：本申请涉及一种外延片及其制备方法、发光器件及显示装置，外延片包括基底和外延叠层，外延叠层设置于基底上，外延叠层包括沿平行于基底延伸方向上依次层叠的第一外延结构、导电胶层和第二外延结构；第一外延结构和第二外延结构通过导电胶层粘接固定；第一外延结构包括第一N型半导体层、第一有源层和第一P型半导体层；第二外延结构包括第二N型半导体层、第二有源层和第二P型半导体层。也即，外延叠层包括两个外延结构，则有两个有源层辐射光线，因此光线密度明显增加；另外，TM模式的偏振光传播方向垂直于正出光面，则光很容易被提取出来，由此可以提高光提取率，从而增加出光效率，发光效率明显提升
外延及其制备方法发光器件显示装置

[发明专利]半导体器件沟道的制作方法、半导体器件及其制造方法-CN201910411962.9有效
发明人：余自强 -专利权人：上海新微技术研发中心有限公司
申请日： 2019-05-17 - 公布日： 2021-12-03 - 主分类号： H01L21/8234 文献下载
摘要：公开了一种半导体器件沟道的制作方法，包括：在半导体衬底上形成第一外延层；分别在所述半导体衬底的第一区域和第二区域对应的所述第一外延层上形成第二外延层和第三外延层，所述第二外延层的高度大于所述第三外延层的高度；在所述第二外延层和所述第三外延层上形成第四外延层；其中，所述第二外延层和所述第三外延层提供晶体管的沟道。本发明提供的半导体器件沟道的制作方法，在衬底的第一区域和第二区域分别形成不同高度的第二外延层和第三外延层，使得半导体器件的Core和IO区域的不同栅极长度的晶体管通道可以同时形成，降低了工艺复杂性。
半导体器件沟道制作方法及其制造方法

[发明专利]外延生长装置及其生长外延层的方法-CN201710362271.5有效
发明人：雷鹏;柳鹏;姜开利;范守善 -专利权人：清华大学;鸿富锦精密工业（深圳）有限公司
申请日： 2017-05-22 - 公布日： 2021-04-02 - 主分类号： C30B25/18 文献下载
摘要：本发明涉及一种外延生长装置，包括一腔体，一气体供应单元，一抽真空单元，一第一电极，一第二电极、以及一碳纳米管结构。所述腔体包括一反应腔，所述气体供应单元以及抽真空单元与所述反应腔连通。本发明还提供一种生长外延层的方法。
外延生长装置及其方法

[发明专利]半导体器件及其制造方法-CN202010196369.X在审
发明人：冯荣杰 -专利权人：杭州士兰微电子股份有限公司
申请日： 2020-03-19 - 公布日： 2020-07-03 - 主分类号： H01L27/02 文献下载
摘要：该半导体器件包括：衬底；第一外延层，位于衬底上；第二外延层，位于第一外延层上；高压器件，位于第一外延层与第二外延层中；低压器件，位于第二外延层中；以及第一隔离区，位于第一外延层与第二外延层中，第一隔离区用于隔离高压器件和低压器件本申请通过将低压器件制作在第二外延层中，大幅度减小了低压器件的尺寸，从而使芯片的整体面积显著缩小。
半导体器件及其制造方法

[实用新型]半导体器件-CN202020352175.X有效
发明人：冯荣杰 -专利权人：杭州士兰微电子股份有限公司
申请日： 2020-03-19 - 公布日： 2020-11-13 - 主分类号： H01L29/06 文献下载
摘要：该半导体器件包括：衬底；第一外延层，位于衬底上；第二外延层，位于第一外延层上；高压器件，位于第一外延层与第二外延层中；低压器件，位于第二外延层中；以及第一隔离区，位于第一外延层与第二外延层中，第一隔离区用于隔离高压器件和低压器件本申请通过将低压器件制作在第二外延层中，大幅度减小了低压器件的尺寸，从而使芯片的整体面积显著缩小。
半导体器件

[发明专利]高压器件的外延层制造方法-CN201110235330.5有效
发明人：王红丽;李俊峰 -专利权人：中国科学院微电子研究所
申请日： 2011-08-16 - 公布日： 2013-03-06 - 主分类号： H01L21/20 文献下载
摘要：本发明提供了一种高压器件的外延层制造方法，包括：提供衬底；在衬底上形成外延层，外延层具有第一厚度；平坦化外延层；在外延层上形成牺牲层；去除牺牲层，留下的外延层具有第二厚度，第一厚度大于第二厚度。依照本发明的高压器件的外延层制造方法，能有效改善外延层平整度、提升后面诸如光刻工艺的良品率，从而最终提高诸如击穿电压、开启电压的器件参数的均匀性、大大提升了芯片的良品率。
高压器件外延制造方法

[发明专利]避免分段式外延填充提前封口的方法-CN202211470322.3在审
发明人：孙超;范晓;李佳龙;赵德鹏 -专利权人：华虹半导体（无锡）有限公司
申请日： 2022-11-23 - 公布日： 2023-05-23 - 主分类号： H01L21/306 文献下载
摘要：本发明提供一种避免分段式外延填充提前封口的方法，提供衬底，在衬底上形成第一外延层，之后在第一外延层上形成刻蚀阻挡层；在刻蚀阻挡层上形成光刻胶层，之后光刻打开部分光刻胶层，使得刻蚀阻挡层裸露；刻蚀裸露的刻蚀阻挡层以及其下方的第一外延层，用以在第一外延层上形成凹槽；刻蚀凹槽的侧壁，使得凹槽的侧壁距刻蚀阻挡层上的开口距离为第一设计值；在凹槽上形成侧壁保护层，之后刻蚀凹槽的底部，使得凹槽底部向下刻蚀的距离为第二设计值；在凹槽上形成第二外延层至侧壁保护层的底部，之后去除侧壁保护层，之后在第二外延层上形成填充凹槽的第三外延层；去除刻蚀阻挡层，之后研磨第三外延层至第一外延层的上方。本发明能避免外延提前封口。
避免段式外延填充提前封口方法

[发明专利]测量超级结深沟槽内外延层电阻纵向分布的方法-CN201110202228.5无效
发明人：于源源;刘继全 -专利权人：上海华虹NEC电子有限公司
申请日： 2011-07-19 - 公布日： 2013-01-23 - 主分类号： H01L21/66 文献下载
摘要：本发明公开了一种测量超级结深沟槽内外延层电阻纵向分布的方法，包括步骤：(1)在硅衬底上生长N型硅外延层；(2)在N型硅外延层上刻蚀出沟槽；(3)用P型硅外延填充沟槽；(4)将P型硅外延层划分为N层，测定N层的总电阻Rs总；(5)逐层去除P型硅外延层和与之相同厚度的N型硅外延层，每去除一层，就测定一次剩余P型硅外延层的电阻Rs总-i，直到测到第N层；(6)计算P型硅外延层每次去除部分的电阻Rsi。该方法利用并联电阻的测算原理，将整个深沟槽内的外延层分成多层电阻并联，然后分别计算出各层的电阻值，从而能够有效分析出SJ沟槽内外延层掺杂的纵向分布情况。
测量超级深沟外延电阻纵向分布方法

[发明专利]外延结构体的制备方法-CN201210122583.6有效
发明人：魏洋;范守善 -专利权人：清华大学;鸿富锦精密工业（深圳）有限公司
申请日： 2012-04-25 - 公布日： 2013-10-30 - 主分类号： H01L33/00 文献下载
摘要：本发明涉及一种外延结构体的制备方法，其包括以下步骤：提供一基底，该基底具有一支持外延生长的外延生长面；在所述外延生长面生长一第一外延层；在所述第一外延层远离基底的表面设置一石墨烯层，所述石墨烯层具有多个空隙；以及在所述设置有石墨烯层的第一外延层表面生长一第二外延层。
外延结构制备方法

首页
«上一页
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
下一页»
尾页
共 100000 条