“刘新科”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果235个，建议您升级VIP下载更多相关专利

[发明专利]一种基坑支护加固设备及其加固方法-CN202310808032.3在审
发明人：叶如;刘新科;李端 -专利权人：宁波市轨道交通集团有限公司建设分公司;中铁一局集团有限公司
申请日： 2023-07-04 - 公布日： 2023-09-29 - 主分类号： E02D17/04 文献下载
摘要：一种基坑支护加固设备，包括，基坑，基坑内侧壁上呈矩阵开设有若干射孔；浇筑管，设置在射孔内；支撑组件，支撑组件包括穿设在浇筑管内的锚固钉，锚固钉的一端伸出射孔设置有调节件，锚固钉另一端的侧壁面设置有加固件，调节件与加固件传动连接，加固件有选择的伸出或伸入锚固钉，加固件伸出锚固钉时，锚固钉相对于基坑固定，加固件伸入锚固钉内时，锚固钉与浇筑管滑接；锚固钉伸出射孔的一端上可拆卸连接有连接件，连接件设置有若干个，相邻锚固钉均通过连接件连接。本发明能够提高支护设备的适用范围，针对后续可能出现的基坑扩建，便于装配施工调整支护设备与土层的连接深度，提高施工效率，降低后续施工产生的成本。
一种基坑支护加固设备及其方法

[发明专利]氮化镓CMOS反相器及其制备方法-CN202310645368.2在审
发明人：贺威;杨华恺;何仕杰;刘新科 -专利权人：深圳大学
申请日： 2023-05-31 - 公布日： 2023-09-05 - 主分类号： H01L21/8238 文献下载
摘要：本发明公开了一种氮化镓CMOS反相器及其制备方法，其制备方法包括：生长硅掺氮化镓，形成第一氮化镓外延层；光刻出p区，离子注入，形成第一n‑GaN层以及第一p‑GaN层；生长镁掺氮化镓，形成氮化镓沟道层；光刻出n区，离子注入，形成第二n‑GaN层以及第二p‑GaN层；生长硅掺氮化镓，形成第二氮化镓外延层；光刻出p区，离子注入，得到n‑p‑n外延层以及p‑n‑p外延层；刻蚀，形成沟槽；蒸镀金属膜，形成欧姆接触电极；在表面生长氧化铝，形成氧化铝层；蒸镀金属膜，形成欧姆接触输入电极，并在GaN衬底的另一面蒸镀金属膜，形成欧姆接触输出电极，获得所述氮化镓CMOS反相器。本发明在同一片单晶衬底上同时生成NMOS和PMOS器件组成CMOS，使得氮化镓CMOS反相器具有非常低的静态功耗。
氮化 cmos 反相器及其制备方法

[发明专利]一种碳掺杂绝缘层的制备方法、HEMT器件及其制备方法-CN202111638718.X有效
发明人： 刘新科;林峰;李博;黄双武;宋利军;黎晓华 -专利权人：深圳市爱迪芯半导体有限公司
申请日： 2021-12-29 - 公布日： 2023-08-25 - 主分类号： H01L29/06 文献下载
摘要：本发明的目的是提供一种碳掺杂绝缘层的制备方法、HEMT器件及其制备方法，与现有技术相比，本发明的碳掺杂绝缘层的制备方法简洁高效，实用。等离子增强的碳离子注入增加了C的活性和均匀性。由于C进入到氮化镓的能级，从而导致形成了一层高阻区域，能够有效阻断器件的漏电，使得制备出来的碳掺杂绝缘层的漏电流大幅度下降，极大的提升了器件性能。本发明的HEMT器件具备高电阻率、高电子迁移率，低漏电流。比传统器件具有良好的电流密度和低泄漏电流，更高的器件击穿电压，具有良好导热性使器件能在较高温条件下工作。而且通过自支撑衬底材料，解决了现有的外延层晶格失配大，缺陷密度大的问题，改善了界面性能，进一步的提升了HEMT器件的性能，良品率。
一种掺杂绝缘制备方法 hemt 器件及其

[发明专利]一种氮化镓基结势垒肖特基二极管及其制备方法-CN202010494372.X有效
发明人： 刘新科;利健;罗江流;王磊;贺威;林峰;黎晓华;朱德亮;吕有明 -专利权人：深圳市爱迪芯半导体有限公司
申请日： 2020-06-03 - 公布日： 2023-08-25 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种氮化镓基结势垒肖特基二极管及其制备方法，所述的一种氮化镓基结势垒肖特基二极管包括依次层叠设置的欧姆接触电极、衬底、n型氮化镓层、p型氮化镓组块和阳极接触电极，所述p型氮化镓组块与阳极接触电极之间还设置有p+型氮化镓铝层，所述p型氮化镓组块包裹在p+型氮化镓铝层与n型氮化镓层之间。本发明的结构具有高耐压、低压降、小漏电、高频特性好及强抗过压和浪涌电流能力等效果。
一种氮化镓基结势垒肖特基二极管及其制备方法

[发明专利]一种盾构隧道五线照明电缆支架-CN201710823281.4有效
发明人：李发勇;石雷;刘新科;王进志;闫谋权;陈艺升;刘晓斌;李国富;郭玉超;李树杰;车才才;廖韶军 -专利权人：中铁隧道股份有限公司
申请日： 2017-09-13 - 公布日： 2023-08-15 - 主分类号： E21F17/02 文献下载
摘要：本发明公开一种盾构隧道五线照明电缆支架，旨在解决现有的电缆支架不易安装的问题，包括：主体和设置在主体的后侧面的、且与该后侧面呈45度夹角的耳板，垂直于所述后侧面的主体截面为左右两侧对称的几何形状，该主体的前侧面或前棱边设有五个挂线位；所述耳板设有与盾构隧道用标准型管片安装位配合的外形及安装电缆支架用的穿孔。本发明的有益效果是：便于与盾构隧道的管片配合，便于安装。本发明还公开一种由工程塑料一体成型制作的盾构隧道五线照明电缆支架，其主体与耳板的45度夹角之间设有用于适应左侧或右侧横向拉力的加强肋。后一种电缆支架的有益效果是，成本低、抗腐蚀、易回收、不易损坏。
一种盾构隧道照明电缆支架

[发明专利]一种市政工程电缆施工辅助装置-CN202310718530.9在审
发明人：姚任行;刘新科;赵宁宁 -专利权人：宁波市轨道交通集团有限公司建设分公司
申请日： 2023-06-16 - 公布日： 2023-08-11 - 主分类号： B65H54/553 文献下载
摘要：本发明涉及建筑收纳技术领域，尤其为一种市政工程电缆施工辅助装置，包括底板，所述底板上端面右侧后端通过销轴转动连接有转动柱，通过驱使螺纹环前后滑动，使两者之间形成不同大小的夹角，即可使弧形板沿径向相互靠近或远离转动柱；驱使双向螺纹杆转动，使前后两侧的夹持块彼此相互靠近或远离，本发明实现了可对不同内侧直径的收卷辊起到一个夹持定位效果，可根据收卷需要，对不同规格的收卷辊进行安装，提高了收卷效率，且适配性较高，便捷方便；可在电缆收卷时，对电缆表面的杂质起到一个自动清理效果，避免了电缆表面杂质附着过多而影响电缆质量以及寿命的情况；可使电缆在收卷时，分布更加均匀，较为美观整洁。
一种市政工程电缆施工辅助装置

[发明专利]高耐压氮化镓DMOS及其制备方法-CN202310489825.3在审
发明人：贺威;何仕杰;杨华恺;刘新科 -专利权人：深圳大学
申请日： 2023-04-28 - 公布日： 2023-07-28 - 主分类号： H01L21/336 文献下载
摘要：本发明公开了一种高耐压氮化镓DMOS及其制备方法，其方法包括：在N+GaN衬底上生长硅掺N型氮化镓；在硅掺N型氮化镓外延层上生长P型氮化镓铝；在P型氮化镓铝外延层生长镁掺P型氮化镓；刻蚀N型氮化镓外延层、P型氮化镓铝外延层以及P型氮化镓层；在第一沟槽内生长栅氧；刻蚀第一栅氧层；在第二沟槽内淀积多晶硅；在栅极上生长栅氧；在第二栅氧层上覆盖介质层；刻蚀P型氮化镓层；分别在第三沟槽生长镁掺P+型氮化镓以及硅掺N+型氮化镓；在N+GaN衬底以及P型氮化镓层蒸镀金属膜Al。本发明使用氮化镓材料和trench结构能有效提高DMOS的耐压，采用AlGaN/GaN异质结，具有大量的二维电子气以提高电流密度、减小导通电阻。
耐压氮化 dmos 及其制备方法

[发明专利]一种带保护结构的氮化镓JFET的制备方法-CN202310532339.5在审
发明人： 刘新科;月文;陈增发;黎晓华;黄双武;贺威 -专利权人：深圳大学
申请日： 2023-05-11 - 公布日： 2023-07-28 - 主分类号： H01L21/337 文献下载
摘要：本发明公开一种带保护结构的氮化镓JFET的制备方法，包括：在氮化镓一侧区域注入He离子形成第一高阻区，生长外延层；在氮化镓的另一侧区域注入镁离子制备JFET的第一P阱区和第二P阱区，在第一高阻区的区域制备保护结构中二极管的P型区；用He离子注入方式在第二P阱区和保护结构中二极管的P型区之间制备第二高阻区；在保护结构中二极管的P型区的一侧的器件表面注入He离子形成第三高阻区作为保护结构中电容极板之间的介质层，对第三高阻区的两边刻蚀形成两个凹槽；在第三高阻区的两个凹槽内沉积铜得到栅极，在第一P阱区和第二P阱区表面蒸镀金属膜制备栅极，在保护结构中二极管的P型区的表面蒸镀金属膜制备源极，在第一P阱区和第二P阱区的中间区域制备源极，在氮化镓背面蒸镀金属膜制备漏极。
一种保护结构氮化 jfet 制备方法

[发明专利]一种二维材料与氮化镓结合的双极型晶体管及其制备工艺-CN202310431632.2在审
发明人： 刘新科;杨华恺;朱曦;王敏;贺威;黎晓华 -专利权人：深圳大学
申请日： 2023-04-11 - 公布日： 2023-07-18 - 主分类号： H01L29/737 文献下载
摘要：本发明提供了一种二维材料与氮化镓结合的双极型晶体管及其制备工艺，包括由下至上叠加形成整体式的底层集电极、衬底、n‑‑GaN层、p型二维材料层及双极区，所述双极区包括叠加在p型二维材料层上端面的基极与n+‑GaN层，所述n+‑GaN层远离基极的一端叠加有发射极；所述基极与n+‑GaN层之间存在间隙区域，所述n+‑GaN层上端面未被发射极覆盖区域叠加设有电极隔离层，所述电极隔离层充填间隙区域，在发射极与基极之间形成隔离保护。本发明将传统BJT中的p型GaN埋层基区替换为p型二维材料基区，制备过程简化制备过程，提高工艺制备的效率，规避传统p型GaN埋层基区难以激活，容易产生钝化等问题，有利于BJT的性能提升，更好应用于高频高温恶劣环境下。
一种二维材料氮化结合双极型晶体管及其制备工艺

[发明专利]晶体管的凹槽制作方法及晶体管-CN202010642467.1有效
发明人： 刘新科;贲建伟;利健;罗江流;王磊;贺威;林峰;黎晓华;朱德亮;吕有明 -专利权人：深圳市红与蓝企业管理中心（有限合伙）
申请日： 2020-07-06 - 公布日： 2023-07-04 - 主分类号： H01L21/335 文献下载
摘要：本发明提出了一种晶体管的凹槽制作方法及晶体管，该方法包括：在衬底的上方外延生长外延层；在外延层的上方转移二维材料层，并继续外延生长外延层，二维材料层和外延层形成第一凹槽；在外延层的上方、第一凹槽的两侧外延生长第一势垒层和第二势垒层；在二维材料层的上方、第一势垒层的上方和第二势垒层的上方沉积介电质层，形成第二凹槽。通过该方法制作得到的晶体管的凹槽制，其凹槽表面更光滑，表面态密度更低。
晶体管凹槽制作方法

[发明专利]硒化钨的减薄方法及硒化钨材料与场效应晶体管-CN202310285266.4在审
发明人：岳德武;陈洪宇;马兴毅;王新中;刘新科;宿世臣;钱永腾;刘晓迟 -专利权人：深圳信息职业技术学院;哈尔滨工业大学（深圳）
申请日： 2023-03-14 - 公布日： 2023-06-30 - 主分类号： H01L21/02 文献下载
摘要：本申请提供了硒化钨的减薄方法及硒化钨材料与场效应晶体管，硒化钨的减薄方法包括以下步骤：提供初阶产品，初阶产品包括衬底以及附着于衬底表面的硒化钨，对硒化钨的表面进行氧等离子体处理，生成WOx氧化层，得到表面具有WOx氧化层的第一阶产品；采用能够与WOx反应的碱溶液去除第一阶产品中的WOx氧化层，得到目标硒化钨材料。通过氧等离子体处理将待减薄的硒化钨的表面进行氧化，得到预设厚度的WOx氧化层，再用碱溶液与WOx氧化层反应，去除WOx氧化层，得到目标厚度的硒化钨，即硒化钨材料；在减薄过程中不会损伤硒化钨层，同时去除了WOx杂质，避免了在制备过程中硒化钨被氧化或晶体结构被损坏而产生的电学性能下降等问题，操作简单，可控性强。
硒化钨方法材料场效应晶体管

[发明专利]具有P型二维材料插层的GaN基功率肖特基二极管及制备工艺-CN202310415456.3在审
发明人： 刘新科;王敏;朱曦;杨华恺;贺威;黎晓华 -专利权人：深圳大学
申请日： 2023-04-11 - 公布日： 2023-06-23 - 主分类号： H01L29/872 文献下载
摘要：本发明涉及二极管技术领域，具体为一种具有P型二维材料插层的GaN基功率肖特基二极管及制备工艺。该肖特基二极管包括依次叠层结合为一体的阴极金属、衬底、n+‑GaN层、GaN漂移层、P型二维材料层和阳极金属，P型二维材料层具有贯通的开孔，阳极金属填充开孔且结合于所述GaN漂移层的顶侧，阳极金属的边缘和GaN漂移层的边缘由P型二维材料层阻隔。优选在GaN漂移层和P型二维材料层邻接处设有倾斜台面，倾斜台面和GaN漂移层的端面之间夹角在40°~60°范围内。本发明可以使肖特基二极管在保持低开启电压的同时，提高反向击穿电压，同时可以缓解阳极周围的电场集中，减小反向漏电。
具有二维材料 gan 功率肖特基二极管制备工艺

[发明专利]一种基于n型氮化镓的GAA-HEMT反相器的制备方法-CN202211559928.4在审
发明人：陈增发;高麟飞;蒋忠伟;黄双武;贺威;黎晓华;刘新科 -专利权人：深圳大学
申请日： 2022-12-06 - 公布日： 2023-06-23 - 主分类号： H01L21/335 文献下载
摘要：本发明公开基于n型氮化镓的GAA‑HEMT反相器的制备方法，包括：S1在GaN单晶衬底生长氧化铝，制作阻挡层刻蚀中部并沉积金属栅极；S2刻蚀栅极中部形成凹槽，沉积氧化铝，刻蚀氧化铝的中间和两边，在刻蚀区域生长GaN纳米片以及生长AlGaN纳米片后掺入Si，生长GaN纳米片掺入Mg形成p‑GaN纳米片；S3刻蚀p‑GaN纳米片使其宽度和栅极相同，在两层纳米片的厚度方向蒸镀金属膜制备源极和漏极，在器件表面生长氧化铝覆盖p‑GaN纳米片和AlGaN纳米片，沉积金属栅极覆盖氧化铝形成E‑mode GaN；S4生长氧化铝，刻蚀氧化铝中部沉积金属栅极，并按S2和S3的方式在制备GaN纳米片、AlGaN纳米片、源极和漏极，生长氧化铝覆盖AlGaN纳米片，沉积金属栅极覆盖氧化铝形成GAA结构的D‑mode GaN。
一种基于氮化 gaa hemt 反相器制备方法

[发明专利]一种氮面式GaN二极管及其制备工艺-CN202310426512.3在审
发明人： 刘新科;朱曦;王敏;杨华恺;贺威;黎晓华 -专利权人：深圳大学
申请日： 2023-04-11 - 公布日： 2023-06-06 - 主分类号： H01L29/861 文献下载
摘要：本发明提供了一种氮面式GaN二极管，包括由上至下叠加为整体结构的阳极金属层、衬底、n+‑GaN外延层、n‑‑GaN外延层和阴极金属层，所述衬底为非掺杂的GaN单晶，所述n‑‑GaN外延层的Ga面与阴极金属层采用欧姆接触，所述衬底的N面与阳极金属层采用肖特基接触，形成肖特基势垒。本发明所提供的氮面式GaN二极管采用非掺杂的GaN单晶为衬底，采用非掺杂的GaN单晶衬底制成的耐压层可以提高氮面式GaN二极管的耐压强度，提高抗冲击的性能；并对n＋‑GaN外延层与n‑‑GaN外延层的厚度与净载流子浓度的控制，优化结构设计，提高器件的整体耐压性能，衬底的N面与阳极金属层采用肖特基接触来减少漏电；而在Ga面形成欧姆接触减少接触电阻，进一步减少器件的导通电阻。
一种氮面式 gan 二极管及其制备工艺

[发明专利]一种化合物半导体集成电路隔离方法-CN202211600271.1在审
发明人： 刘新科;钟泽;黄双武;贺威;王新中;黎晓华 -专利权人：深圳大学
申请日： 2022-12-12 - 公布日： 2023-05-30 - 主分类号： H01L21/335 文献下载
摘要：本发明实施例公开了一种化合物半导体集成电路隔离方法，包括：在衬底上规划活性区和隔离区后生长成核层，采用光刻法在活性区覆盖光刻胶掩膜，并采用物理或化学方法在隔离区沉积外延层，其中，光刻胶厚度不低于隔离区厚度，隔离区外延层与衬底均具有相同的p型导电特性；去除活性区的光刻胶露出活性区的成核层表面，并依次生长n型导电性的缓冲层、沟道层、势垒层以及p‑GaN层以使隔离区和活性区之间因半导体电性分别为p/n型形成耗尽层起到隔离作用；刻蚀p‑GaN形成栅极区，并沉积金属电极，在表面沉积电介质，进行平坦化后将电极连接形成集成电路。由于衬底上外延的p型隔离区于GaN体系的n型活性区可以形成耗尽区，增强隔离效果，实现整个外延层直至衬底区域的隔离。
一种化合物半导体集成电路隔离方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
下一页»
尾页
共 235 条