“外延层”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2577426个，建议您升级VIP下载更多相关专利

[发明专利]一种AlGaAs外延层光照氧化方法-CN202010164122.X有效
发明人：李善文;李辉杰;颜虎 -专利权人：常州纵慧芯光半导体科技有限公司
申请日： 2020-03-11 - 公布日： 2020-07-03 - 主分类号： H01S5/183 文献下载
摘要：本发明公开了一种AlGaAs外延层光照氧化方法，包括：步骤S01：采用GaAs衬底生长AlGaAs外延层；步骤S02：在所述AlGaAs外延层上生长透射外延层，刻蚀所述透射外延层和所述AlGaAs外延层形成沟道，采用光照装置照射所述沟道；或直接采用光照装置通过显微镜物镜照射所述AlGaAs外延层；步骤S03：记录所述AlGaAs外延层由第一折射率变化为第二折射率的氧化时间，观测确认被氧化的区域的氧化宽度或氧化厚度并计算氧化速率采用光照加速氧化的方法，使生长的AlGaAs外延层在常温空气中进行快速氧化，同时可快速判定AlGaAs外延层氧化速率。
一种 algaas 外延光照氧化方法

[发明专利]一种功率器件保护芯片及其制作方法-CN201810746985.0有效
发明人：钟丽兰 -专利权人：深圳市物芯智能科技有限公司
申请日： 2018-07-09 - 公布日： 2021-06-25 - 主分类号： H01L29/861 文献下载
摘要：本发明提供了一种功率器件保护芯片及其制作方法，包括：第一导电类型的衬底；第一导电类型的第一外延层，生长于所述衬底上表面；第一导电类型的埋层，形成于所述第一外延层内；第二导电类型的第二外延层，形成于所述第一外延层上表面；第二导电类型的第三外延层，贯穿所述第二外延层并与所述埋层连接；第一导电类型的第一注入区，形成于所述第二外延层内且与所述埋层及所述第三外延层相连接；介质层，所述介质层包括位于所述第二外延层上表面的第一部分与所述第一部分连接并贯穿所述第二外延层延伸至所述第一外延层的第二部分；多晶硅层，贯穿所述第一部分延伸至所述第三外延层内。
一种功率器件保护芯片及其制作方法

[发明专利]一种侧向外延生长的方法及半导体结构-CN201811145385.5有效
发明人：吴真龙;叶培飞;李俊承;林志伟;陈凯轩 -专利权人：扬州乾照光电有限公司
申请日： 2018-09-29 - 公布日： 2021-08-10 - 主分类号： H01L21/02 文献下载
摘要：本申请公开了一种侧向外延生长的方法及半导体结构，其中，所述侧向外延生长的方法在进行外延生长的过程中，通入预设气体，以使含卤素原子气体可以与外延材料与掩膜层形成的多晶膜层进行反应，避免多晶膜层中的位错或缺陷对侧向生长的外延层的膜层质量产生不良影响的问题并且，当外延层的外延材料中含有高铝组分时，利用所述侧向外延生长的方法进行外延层的生长，还可以解决二次外延生长过程中样品拿出接触空气导致外延层被空气中的氧气氧化的问题，以避免在进行二次外延生长的过程中，导致的表面退化而导致表面粗糙的问题
一种侧向外延生长方法半导体结构

[发明专利]一种LED和探测器的集成器件及其制备方法-CN202310605534.6在审
发明人：李国强 -专利权人：河源市众拓光电科技有限公司
申请日： 2023-05-25 - 公布日： 2023-08-22 - 主分类号： H01L31/153 文献下载
摘要：本申请实施例涉及半导体领域，尤其涉及一种LED和探测器的集成器件及其制备方法，集成器件包括导电衬底、LED外延层、探测器外延层、第一电极及第二电极；LED外延层设于导电衬底且与导电衬底电连接；探测器外延层设于导电衬底且与导电衬底之间绝缘设置，探测器外延层与LED外延层相互隔离设置；第一电极的两端分别与LED外延层远离导电衬底的一端和探测器外延层远离导电衬底的一端电连接；第二电极与探测器外延层靠近导电衬底的一端电连接。本申请将LED外延层与探测器外延层集成在同一器件上，使集成器件中同时具有通信功能以及探测功能，在保证LED外延层体积的前提下，减少集成器件的占用空间，提升器件通信过程的稳定性。
一种 led 探测器集成器件及其制备方法

[发明专利]晶圆制作方法、芯片阵列制作方法及LED阵列制作方法-CN202111108009.0在审
发明人：谭孟苹;刘娜娜;许炜航;陈润伟;赵志学 -专利权人：佛山市国星光电股份有限公司
申请日： 2021-09-22 - 公布日： 2023-03-24 - 主分类号： H01L21/76 文献下载
摘要：本发明提供了一种晶圆制作方法，包括：于蓝宝石衬底的顶面上依次制作N‑GaN外延层、MQW外延层和P‑GaN外延层；在任意两个相邻的蓝光芯片之间自P‑GaN外延层顶面朝蓝宝石衬底方向蚀刻，形成依次贯穿P‑GaN外延层、MQW外延层和N‑GaN外延层的蚀刻槽；于蚀刻槽中加工出挡墙；基于蓝光芯片的结构，通过MESA工艺在P‑GaN外延层和MQW外延层中蚀刻出沟道并暴露出N‑GaN外延层；使用电极材料于P‑GaN外延层的预设位置生长出P电极，使用电极材料于N‑GaN外延层的预设位置生长出N电极。
制作方法芯片阵列 led

[发明专利]一种具有双层薄n基区的碳化硅光触发晶闸管及制作方法-CN201710711313.1有效
发明人：蒲红斌;王曦;刘青;李佳琪;杜利祥;王雅芳 -专利权人：西安理工大学
申请日： 2017-08-18 - 公布日： 2020-05-22 - 主分类号： H01L29/745 文献下载
摘要：本发明公开了一种具有双层薄n基区的碳化硅光触发晶闸管，包括SiC衬底，在SiC衬底之上依次制作有第一外延层、第二外延层、第三外延层、第四外延层、第五外延层、第六外延层，第六外延层分为多个凸台；在第三外延层上部镶嵌有结终端，并且结终端位于第四外延层和第五外延层的末端之外；还包括绝缘介质薄膜，绝缘介质薄膜覆盖在各个凸台侧壁、各个凸台之间的第五外延层表面以及结终端台面的侧壁与表面；在第六外延层的各个凸台上端面覆盖有阳极；在SiC
一种具有双层碳化硅触发晶闸管制作方法

[发明专利]外延衬底、外延衬底的制备方法及外延衬底作为生长外延层的应用-CN201110172964.0有效
发明人：魏洋;范守善 -专利权人：清华大学;鸿富锦精密工业（深圳）有限公司
申请日： 2011-06-24 - 公布日： 2011-11-30 - 主分类号： H01L33/12 文献下载
摘要：本发明涉及一种外延衬底，用于生长外延层，该外延衬底包括：一基底，该基底具有一图案化的表面作为外延生长面，其中，所述外延衬底进一步包括一碳纳米管层覆盖所述基底的外延生长面设置。本发明进一步提供外延衬底的制备方法及其作为生长外延层的应用。
外延衬底制备方法作为生长应用

[发明专利]一种浓度渐变型外延层结构的碳化硅功率器件-CN202211060681.1在审
发明人：宋庆文;王炫杰;汤晓燕;袁昊;董泽琦;张玉明 -专利权人：西安电子科技大学
申请日： 2022-08-30 - 公布日： 2022-12-09 - 主分类号： H01L29/872 文献下载
摘要：本发明公开了一种浓度渐变型外延层结构的碳化硅功率器件，包括：包括：用于形成有源区和终端区的N型衬底、肖特基接触阳极层、欧姆接触阴极层、外延层、氧化物层、表面终端层和P型掺杂层；终端区位于有源区外围；欧姆接触阴极层设置于N型衬底下方，外延层设置于N型衬底上方；表面终端层设置于外延层的内部顶端，肖特基接触阳极层和氧化物层均设置于外延层上方，且氧化物层设置于肖特基接触阳极层两侧；P型掺杂层，内置于有源区对应的第一外延层部分的内部顶端；其中，外延层中的N型浓度，从第一外延层部分至终端区对应的第二外延层部分逐渐减小。
一种浓度渐变外延结构碳化硅功率器件

[发明专利]氮化镓基发光二极管-CN200810237809.0无效
发明人：潘群峰;吴志强;林科闯 -专利权人：厦门市三安光电科技有限公司
申请日： 2008-11-28 - 公布日： 2009-07-29 - 主分类号： H01L33/00 文献下载
摘要：本发明公开的氮化镓基发光二极管，包括蓝宝石衬底、缓冲层、n型GaN基外延层、有源层、p型GaN基外延层、黏附层、ITO层、p电极和n电极，其中，最底层为蓝宝石衬底；缓冲层形成于蓝宝石衬底之上；n型GaN基外延层形成于缓冲层之上；有源层形成于n型GaN基外延层之上，其材料为氮化铟镓；p型GaN基外延层形成于有源层之上；铟镓氧化物层为黏附层形成于p型GaN基外延层之上，p电极形成于ITO层之上，n电极形成于n型GaN基外延层之上。通过在ITO与p型GaN基外延层之间引入铟镓氧化物层，以解决ITO与p型GaN基外延层黏附性差的问题，提高氮化镓基发光二极管的可靠性。
氮化发光二极管

[发明专利]LED芯片及其制备方法-CN201310157090.0有效
发明人：于洪波;于婷婷;朱学亮;汪洋 -专利权人：映瑞光电科技（上海）有限公司
申请日： 2013-04-28 - 公布日： 2013-08-21 - 主分类号： H01L33/20 文献下载
摘要：本发明揭示了一种LED芯片及其制备方法，该LED芯片包括：第一类型外延层；发光外延层设置于所述第一类型外延层一侧；第二类型外延层设置于所述发光外延层背离所述第一类型外延层一侧，所述第二类型外延层包括第二类型被覆层和第二类型接触层，所述第二类型外延层背离所述发光外延层一侧的表面具有沟槽，所述沟槽至少贯穿所述第二类型接触层；第一电极，所述第一类型外延层电相连；第二电极，设置于所述第二类型外延层背离所述发光外延层一侧，并覆盖所述沟槽本发明所提供的LED芯片提高了电流的有效注入，减少了第二类型外延层对光的吸收，从而提高了芯片的发光效率。
led 芯片及其制备方法

[发明专利]降低外延层高度的方法-CN202211165437.1在审
发明人：周言庆;王玉新;丁佳;孙超 -专利权人：华虹半导体（无锡）有限公司
申请日： 2022-09-23 - 公布日： 2022-12-30 - 主分类号： H01L21/033 文献下载
摘要：本发明提供一种降低外延层高度的方法，提供衬底，在衬底上形成硬掩膜层，通过光刻、刻蚀形成贯通硬掩膜层及其下方部分衬底的凹槽，在衬底上形成填充凹槽的外延层；研磨外延层至硬掩膜层裸露；刻蚀外延层至所需高度；刻蚀去除硬掩膜层本发明的方法使得外延层表面与硬掩膜层底部齐平，降低了悬梁高度，保证帽层外延层正常生长。
降低外延高度方法

[发明专利]基于外延回填工艺的对准标记形成方法及外延回填工艺-CN202211362520.8在审
发明人：盛况;程浩远;王珩宇;任娜 -专利权人：浙江大学杭州国际科创中心
申请日： 2022-11-02 - 公布日： 2023-03-14 - 主分类号： H01L29/06 文献下载
摘要：本申请涉及半导体技术领域，具体涉及一种基于外延回填工艺的对准标记形成方法及外延回填工艺。基于外延回填工艺的对准标记形成方法包括形成位于第一外延层的标记区的至少一对对准标记刻蚀掩模，第一外延层包括位于功能区的第一沟槽；形成填充第一沟槽并覆盖第一外延层的第二外延层，其中，第二外延层的背离第一外延层的表面与对准标记刻蚀掩模的背离第一外延层的表面齐平；通过对准标记刻蚀掩模对第二外延层和第一外延层进行刻蚀，形成第二沟槽及形成第三沟槽，其中，第二沟槽位于一对对准标记刻蚀掩模之间，第三沟槽的槽底暴露出外延部。本申请能够避免外延回填及抛光工艺对对准标记的损坏，保证后续工艺的套刻精度。
基于外延回填工艺对准标记形成方法

[发明专利]Micro-LED芯片及其制备方法-CN202310052332.3在审
发明人：艾国齐;蔡玉梅;江方;林志伟;柯志杰;崔恒平 -专利权人：厦门乾照光电股份有限公司
申请日： 2023-02-02 - 公布日： 2023-06-02 - 主分类号： H01L33/20 文献下载
摘要：本发明提供一种Micro‑LED芯片及其制备方法，通过在衬底上生长绝缘层并进行光刻，形成多个沟槽和具有一定倾角的柱状结构，在柱状结构和沟槽上生长外延层，使外延层的侧面形成倒角，研磨抛光柱状结构，直至柱状结构表面与沟槽内的外延层齐平，去除剩余的柱状结构，得到具有隔离槽的外延层，基于具有隔离槽的外延层完成芯片制备。通过形成并利用柱状结构的倾斜度使外延层的侧面形成倒角，无需对外延层进行干法刻蚀，避免外延层侧壁产生损伤，进而提高了基于具有隔离槽的外延层制备的Micro‑LED芯片的发光效率；同时，外延层的侧面形成有倒角
micro led 芯片及其制备方法

[发明专利]外延工艺方法-CN201911162959.4有效
发明人：涂火金;刘厥扬;胡展源 -专利权人：上海华力集成电路制造有限公司
申请日： 2019-11-25 - 公布日： 2022-03-18 - 主分类号： H01L21/02 文献下载
摘要：本发明公开了一种外延工艺方法，两次以上的子外延层生长工艺，在最顶层子外延层之前的各子外延层的所述子外延层生长工艺完成之后还包括气体清洗工艺，用于将对应的子外延层生长工艺的残余工艺气体去除，之后再进行外延生长工艺参数切换并进行下一次子外延层生长本发明能防止残余工艺气体在生长工艺参数切换过程中产生缺陷，从而能在多次子外延层生长工艺中防止缺陷产生。
外延工艺方法

[发明专利]一种Ⅲ-Ⅴ族氮化物半导体外延片、包含该外延片的器件及其制备方法-CN201480009733.X在审
发明人：郝茂盛;袁根如;奚明;马悦 -专利权人：上海芯元基半导体科技有限公司
申请日： 2014-11-06 - 公布日： 2016-10-12 - 主分类号： H01L33/00 文献下载
摘要：提供一种Ⅲ-Ⅴ族氮化物半导体外延片、包含该外延片的器件及其制备方法，包括：衬底(101)；外延缓冲层(102)；多个半导体介质凸起(107)；外延过渡层(108)；以及外延有效层，所述外延有效层自下而上含有n型外延层(109)、发光层(110)、以及p型外延层(111)。所述外延片可以有效提高晶体质量例如降低位错密度，并且能改善半导体器件的各项性能指标、尤其是发光效率、漏电流以及抗静电击穿性等。所述制备方法工艺简单，有利于降低制造成本。
一种氮化物半导体外延包含器件及其制备方法