“半导体区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1027500个，建议您升级VIP下载更多相关专利

[发明专利]基于SiC的超结半导体器件-CN201610078275.6在审
发明人： W.扬切尔;R.鲁普;H-J.舒尔策;W.舒斯特雷德;H.韦伯 -专利权人：英飞凌科技股份有限公司
申请日： 2016-02-04 - 公布日： 2016-08-17 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及基于SiC的超结半导体器件。提出了一种半导体器件。该半导体器件包括：半导体主体，该半导体主体包括显示出小于硅的相应掺杂剂扩散系数的掺杂剂扩散系数的半导体主体材料；至少一个第一半导体区，该至少一个第一半导体区用第一导电性类型的掺杂剂掺杂，并且显示出沿着延伸方向延伸到半导体主体中的圆柱形状，其中至少一个第一半导体区的分别宽度沿着所述延伸方向连续地增加；包含在半导体主体中的至少一个第二半导体区，该至少一个第二半导体区邻近于至少一个第一半导体区布置，并且用与第一导电性类型互补的第二导电性类型的掺杂剂掺杂
基于 sic 半导体器件

[发明专利]低寄生电阻的肖特基二极管-CN201811477125.8有效
发明人：宋旭波;吕元杰;梁士雄;王元刚;张立森;冯志红 -专利权人：中国电子科技集团公司第十三研究所
申请日： 2018-12-05 - 公布日： 2021-12-24 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种低寄生电阻的肖特基二极管，属于半导体器件技术领域，包括金属阳极、金属阴极、N型半导体沟道和半导体重掺杂区，金属阳极与N型半导体沟道连接，形成肖特基结；金属阴极与半导体重掺杂区连接，形成欧姆接触；N型半导体沟道具有与半导体重掺杂区隔开的绝缘介质层，通过肖特基结的射频信号经连接部进入半导体重掺杂区，到达金属阴极。本发明提供的低寄生电阻的肖特基二极管，在保证N型半导体沟道与半导体重掺杂区连通的同时，采用绝缘介质层部分隔开N型半导体沟道与半导体重掺杂区，使得肖特基结的射频信号只能通过连接部位进入半导体重掺杂区，最终到达阴极，不需要通过未耗尽的N型半导体沟道，可以减小寄生电阻。
寄生电阻肖特基二极管

[发明专利]MOSFET的制造方法-CN201210407433.X有效
发明人：尹海洲;秦长亮;朱慧珑 -专利权人：中国科学院微电子研究所
申请日： 2012-10-23 - 公布日： 2014-05-07 - 主分类号： H01L21/336 文献下载
摘要：公开了一种MOSFET的制造方法，包括：在半导体衬底上外延生长第一半导体层；在第一半导体层上外延生长第二半导体层；在第一半导体层和第二半导体层中形成用于限定MOSFET的有源区的浅沟槽隔离；在第二半导体上形成栅叠层和围绕栅叠层的侧墙；以浅沟槽隔离、栅叠层和侧墙为硬掩模在第二半导体层中形成开口；以开口的底面和侧壁为生长籽层，外延生长第三半导体层，其中第三半导体层的材料与第二半导体层的材料不同；以及对第三半导体层进行离子注入以形成源区和漏区该方法利用由第三半导体层形成的源区和漏区对第二半导体层中的沟道区施加应力。
mosfet 制造方法

[发明专利]半导体装置-CN201710659295.7有效
发明人：玉城朋宏;中村和敏;下条亮平 -专利权人：株式会社东芝
申请日： 2017-08-04 - 公布日： 2022-01-18 - 主分类号： H01L29/06 文献下载
摘要：有关实施方式的半导体装置具有第1电极、多个第1区域、多个第2区域、第1导电型的第8半导体区域、第2导电型的第9半导体区域、第1导电型的第10半导体区域、多个第2电极及第3电极。第1区域具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、第2导电型的第4半导体区域及栅极电极。第2区域具有第2导电型的第5半导体区域、第2导电型的第6半导体区域及第1导电型的第7半导体区域。第1区域和第2区域交替地设置。第8半导体区域与多个第1半导体区域电连接。第3电极具有隔着第1绝缘层设在第10半导体区域之上的布线部。
半导体装置

[发明专利]半导体放电管及供电电路-CN202110638654.7在审
发明人：蔡锦波;黄正春;陈林 -专利权人：深圳市槟城电子股份有限公司
申请日： 2021-06-08 - 公布日： 2021-09-10 - 主分类号： H01L29/74 文献下载
摘要：本发明公开了一种半导体放电管及供电电路。所述半导体放电管包括：半导体层和控制电极。半导体层包括：第一扩散区、第二扩散区和第三扩散区；其中，所述第一扩散区位于所述半导体层的顶部；所述第二扩散区和所述第三扩散区均位于所述第一扩散区的顶部，占据所述第一扩散区的部分区域；所述第二扩散区位于所述第一扩散区的内部；所述第三扩散区与所述第一扩散区接触；控制电极位于所述半导体层的顶部表面，与所述第一扩散区接触。本发明实施例可以使半导体放电管的开启方式更灵活，从而提高半导体放电管对应用其的电路的保护效果，以及扩大半导体放电管的应用范围。
半导体放电供电电路

[发明专利]半导体器件和这种器件的制造方法-CN200580012979.3有效
发明人：韦伯·D.·范诺尔特 -专利权人：皇家飞利浦电子股份有限公司
申请日： 2005-04-12 - 公布日： 2007-04-11 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及一种具有半导体本体(1)的半导体器件(10)，所述半导体本体包括用电介质层(3)覆盖的高欧姆半导体衬底(2)，该电介质层含有电荷，在该电介质层上存在包括导体迹线(4)的一个或多个无源电子元件(4)，并在无源元件(4)的位置，在半导体衬底(2)和电介质层(3、4)之间的界面处存在半导体区(5)，通过半导体区(5)、并且在半导体区(5)的位置中断由电荷在半导体衬底(2)中感应的第一导电类型的导电沟道根据本发明，半导体区(5)是单晶的，并且是与第一导电类型相反的第二导电类型。通过这种方式，感应沟道的电荷局部地被半导体区(5)的电荷补偿。器件(10)具有非常低的高频功率损失，因为反型沟道在半导体区(5)的位置被中断。器件(10)还允许更高的热预算，因此允许用于将有源半导体元件(8)集成到半导体本体(1)中。优选地，半导体区(5)包括大量条状子区(5A、5B、5C)。
半导体器件这种器件制造方法

[发明专利]太阳能电池和太阳能电池的制造方法-CN202080051293.X在审
发明人：小西克典;中野邦裕 -专利权人：株式会社钟化
申请日： 2020-07-15 - 公布日： 2022-04-15 - 主分类号： H01L31/0747 文献下载
摘要：太阳能电池(1)为背面接合型的太阳能电池，其具备在半导体基板(11)的背面侧的第1区域(7)中形成的第1导电型半导体层(25)、以及在半导体基板(11)的背面侧的第2区域(8)和第1区域(7)中形成的第2导电型半导体层(35)；在第1区域(7)中，在半导体基板(11)的背面侧，介由本征半导体层(23)而依次层叠第1导电型半导体层(25)和第2导电型半导体层(35)，在第2区域(8)中，在半导体基板(11)的背面侧，介由本征半导体层(23)而层叠第2导电型半导体层(35)，在第1区域(7)与第2区域(8)之间的边界区域(R中，在半导体基板(11)的背面侧介由本征半导体层(23)而依次层叠绝缘层(40)、第1导电型半导体层(25)和第2导电型半导体层(35)，绝缘层(40)介于第1区域(7)的第1导电型半导体层(25)与第2区域(8)的第2导电型半导体层(35)之间。
太阳能电池制造方法

[发明专利]驱动基板及其制作方法和显示面板-CN202310487538.9在审
发明人：秦天智;康报虹 -专利权人：惠科股份有限公司
申请日： 2023-04-28 - 公布日： 2023-08-29 - 主分类号： H01L27/12 文献下载
摘要：其中，驱动基板包括基板和驱动单元，驱动单元包括栅极层、半导体层及源漏电极层，栅极层和半导体层之间层叠，半导体层具有相互间隔设置的源掺杂区和漏掺杂区；源漏电极层包括间隔设置的源极和漏极，源极与半导体层的源掺杂区相接触，漏极与半导体层的漏掺杂区相接触，半导体层还包括相互间隔设置的第一掺杂区、第二掺杂区以及发光区，第一掺杂区、第二掺杂区和发光区形成PN结，第一掺杂区与半导体层的源掺杂区相接触，第二掺杂区与半导体层的漏掺杂区相接触，半导体层在基板上的正投影位于栅极层在基板的正投影范围内。
驱动及其制作方法显示面板

[发明专利]半导体器件及其形成方法-CN201710257912.0有效
发明人：陈卓凡 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
申请日： 2017-04-19 - 公布日： 2022-04-15 - 主分类号： H01L29/739 文献下载
摘要：本发明提供一种半导体器件及其形成方法，其中，方法包括：形成半导体衬底，所述半导体衬底包括栅极区和分别位于所述栅极区两侧的第一区和第二区，所述第一区半导体衬底中具有外延层，所述外延层的能隙小于所述半导体衬底的能隙；在所述第一区外延层中形成第一掺杂区，所述第一掺杂区中具有第一掺杂离子；在所述栅极区半导体衬底上形成栅极结构；在所述第二区半导体衬底中形成第二掺杂区，所述第二掺杂区中具有第二掺杂离子，所述第二掺杂离子与所述第一掺杂离子的导电类型相反所述外延层的带隙小于所述半导体衬底的带隙，则所述第一掺杂区与所述沟道区接触面上的势垒宽度较小，因此，所述形成方法能够降低所形成半导体器件的亚阈值斜率。
半导体器件及其形成方法

[发明专利]一种半导体器件制造方法及装置-CN202210796209.8在审
发明人：杨阳 -专利权人：苏州华星光电技术有限公司
申请日： 2022-07-06 - 公布日： 2022-10-11 - 主分类号： H01L21/3065 文献下载
摘要：本发明公开了一种半导体器件制造方法及装置。半导体器件制造方法包括：提供待刻蚀的半导体器件材料，将半导体器件材料置于反应腔内，半导体器件材料形成有预处理沟道区；将半导体器件材料进行预刻蚀处理，清除预处理沟道区中的杂质，得到预刻蚀半导体器件；将预刻蚀半导体器件进行主刻蚀处理，得到主刻蚀半导体器件，主半导体器件中形成有主刻蚀沟道区；将主刻蚀沟道区进行后刻蚀处理，清除主刻蚀沟道区中的杂质，得到刻蚀后的半导体器件。本发明对半导体器件进行预刻蚀处理、主刻蚀处理及后刻蚀处理，通过这三次刻蚀处理，可以清除半导体器件沟道区内的杂质，改善刻蚀选择比，以提高制程洁净度和刻蚀均匀性，最终提升半导体器件的电学性能。
一种半导体器件制造方法装置

[发明专利]高增益光电探测器和高增益光电探测方法-CN202111661143.3在审
发明人：郑厚植 -专利权人：郑厚植
申请日： 2021-12-30 - 公布日： 2022-08-12 - 主分类号： H01L31/109 文献下载
摘要：高增益光电探测器和高增益光电探测方法，涉及光电探测器技术领域，本发明的高增益光电探测器包括顺次重叠设置的第一本征半导体区、势垒区和第二本征半导体区，第一本征半导体区和势垒区形成异质结，第二本征半导体区和势垒区形成异质结；第一本征半导体区和第二本征半导体区分别连接有电极，且第一本征半导体区材料和第二本征半导体区材料的禁带宽度小于势垒区材料的禁带宽度。
增益光电探测器探测方法

[发明专利]半导体器件、制造半导体器件的方法和闪存器件-CN200910262258.8无效
发明人：朱星中 -专利权人：东部高科股份有限公司
申请日： 2009-12-22 - 公布日： 2010-09-08 - 主分类号： H01L27/115 文献下载
摘要：一种半导体器件、制造半导体器件的方法和闪存器件，该半导体器件包括：半导体衬底；栅极，形成在所述半导体衬底上方；源极区，形成在所述半导体衬底中且位于所述栅极的一侧；漏极区，形成在所述半导体衬底中且位于所述栅极的另一侧；以及沟道区，形成在所述源极区与所述漏极区之间，所述沟道区包括第一沟道区和第二沟道区，所述第一沟道区具有第一阈值电压，所述第二沟道区具有第二阈值电压，所述第二阈值电压大于所述第一阈值电压。因此，所述半导体装置具有阈值电压不同的两个沟道区。本发明的闪存器件能够分别提高其擦除速度和编程速度。
半导体器件制造方法闪存器件

[发明专利]半导体器件及其制备方法-CN202011300897.1在审
发明人：孙超 -专利权人：长江存储科技有限责任公司
申请日： 2020-11-19 - 公布日： 2021-02-26 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种半导体器件及其制备方法，半导体器件包括：半导体衬底；阱区设置在半导体衬底中；栅极设置于半导体衬底上，且栅极在半导体衬底的厚度方向上与阱区的一部分重叠，以在阱区中定义沟道区；重掺杂源极区及重掺杂漏极区设置在阱区中，且位于沟道区的两侧，轻掺杂漏区设置在阱区中，且位于重掺杂源极区与沟道区之间及重掺杂漏极区与沟道区之间；栅氧化层设置在半导体衬底上，位于栅极与阱区之间，且在半导体衬底的厚度方向上栅氧化层与轻掺杂漏区至少部分重叠；隔离层设置在轻掺杂漏区与栅氧化层之间，隔离层的导电类型与轻掺杂漏区的导电类型互补。本发明减小了界面缺陷对轻掺杂漏区的影响，提高了半导体器件的可靠性等性能。
半导体器件及其制备方法

[发明专利]半导体结构及半导体结构的制作方法-CN202011056617.7在审
发明人：张魁;朱煜寒;刘杰;应战 -专利权人：长鑫存储技术有限公司
申请日： 2020-09-30 - 公布日： 2022-04-12 - 主分类号： H01L27/108 文献下载
摘要：本发明涉及半导体技术领域，提出了一种半导体结构及半导体结构的制作方法。半导体结构包括半导体基体、位线以及字线，半导体基体包括衬底和隔离结构，隔离结构位于衬底的上方，隔离结构用于隔离多个有源区，有源区的部分由衬底形成；位线位于衬底内，位线与有源区相连接；字线与有源区相交，且字线环绕有源区半导体基体上的单元配置尺寸较小，即半导体结构的尺寸进一步减小，且埋入式位线的控制能力更强，以此改善半导体结构的性能。
半导体结构制作方法

[发明专利]半导体器件、半导体晶片结构和形成半导体晶片结构的方法-CN201410357910.5有效
发明人： H.赫斯肯;F.J.桑托斯罗德里格斯;W.瓦格纳 -专利权人：英飞凌科技股份有限公司
申请日： 2014-07-25 - 公布日： 2017-08-29 - 主分类号： H01L23/00 文献下载
摘要：公开了半导体器件、半导体晶片结构和用于形成半导体晶片结构的方法。实施例涉及半导体器件、半导体晶片结构和用于制造或形成半导体晶片结构的方法。半导体器件包括具有第一区和第二区的半导体衬底，第一区具有第一导电性类型，并且第二区具有第二导电性类型。半导体器件还包括氧化物结构和金属层结构，氧化物结构具有中断区域，并且金属层结构至少在氧化物的中断区域处与第二区接触。
半导体器件半导体晶片结构形成方法