“半导体区”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果1027500个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置和电子设备-CN201810153683.2在审
发明人：大泷健嗣;押野雄一;森川直树;刘会涛 -专利权人：三垦电气株式会社
申请日： 2018-02-22 - 公布日： 2019-08-30 - 主分类号： H01L29/739 文献下载
摘要：本申请实施例提供一种半导体装置和电子设备，该半导体装置包括：半导体衬底；第一掺杂区，其沿与形成于所述半导体衬底中的沟槽的宽度方向和深度方向都垂直的长度方向延伸；以及第二掺杂区，其形成于所述第一掺杂区中，所述第二掺杂区与所述长度方向垂直，被分离地设置。根据本申请，在半导体装置中，发射极区被分离地设置，从而减少从发射极区注入到半导体装置的基极区的载流子，因此，能够减缓半导体装置被锁定的情况，并且，改善半导体装置的负载短路容限特性。
半导体装置掺杂区电子设备发射极区衬底半导体载流子长度方向垂直长度方向延伸负载短路垂直的基极区容限申请锁定

[发明专利]FinFET及其制造方法-CN201210464915.9有效
发明人：朱慧珑 -专利权人：中国科学院微电子研究所
申请日： 2012-11-16 - 公布日： 2018-04-24 - 主分类号： H01L21/336 文献下载
摘要：该制造FinFET的方法包括在半导体衬底上形成穿通阻止层；在穿通阻止层上形成第一半导体层；在第一半导体层中形成源区和漏区；由第一半导体层形成半导体鳍片，源区和漏区在半导体鳍片的两端与半导体鳍片接触；以及形成横跨半导体鳍片的栅堆叠，栅堆叠包括栅极导体和夹在栅极导体和半导体鳍片之间的栅极电介质。本发明的方法通过后鳍(fin‑last)工艺制造FinFET，有利于集成高K栅极电介质和金属栅以及作为应力源的源区和漏区，从而改善器件性能。
finfet 及其制造方法

[发明专利]具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法-CN201710964294.3在审
发明人： B.塞尔 -专利权人：英特尔公司
申请日： 2011-12-22 - 公布日： 2018-02-27 - 主分类号： H01L29/06 文献下载
摘要：本发明描述了具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法。例如，半导体器件包括设置于衬底之上的半导体主体。栅极电极堆叠体设置于半导体主体的一部分之上，以限定半导体主体中的位于栅极电极堆叠体下方的沟道区。在栅极电极堆叠体的两侧上的半导体主体中限定了源极区和漏极区。侧壁间隔体设置于邻近栅极电极堆叠体处，并且设置于源极区和漏极区的仅一部分上。相较于半导体主体的沟道区的高度和宽度，源极区和漏极区的位于侧壁间隔体下方的部分具有更大的高度和宽度。
具有半导体主体半导体器件以及形成不同宽度方法

[发明专利]具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法-CN202110583500.2在审
发明人： B·塞尔 -专利权人：英特尔公司
申请日： 2011-12-22 - 公布日： 2021-10-22 - 主分类号： H01L27/088 文献下载
摘要：本发明描述了具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法。例如，半导体器件包括设置于衬底之上的半导体主体。栅极电极堆叠体设置于半导体主体的一部分之上，以限定半导体主体中的位于栅极电极堆叠体下方的沟道区。在栅极电极堆叠体的两侧上的半导体主体中限定了源极区和漏极区。侧壁间隔体设置于邻近栅极电极堆叠体处，并且设置于源极区和漏极区的仅一部分上。相较于半导体主体的沟道区的高度和宽度，源极区和漏极区的位于侧壁间隔体下方的部分具有更大的高度和宽度。
具有半导体主体半导体器件以及形成不同宽度方法

[发明专利]具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法-CN202110410997.8在审
发明人： B·塞尔 -专利权人：英特尔公司
申请日： 2011-12-22 - 公布日： 2021-09-03 - 主分类号： H01L29/06 文献下载
摘要：本发明描述了具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法。例如，半导体器件包括设置于衬底之上的半导体主体。栅极电极堆叠体设置于半导体主体的一部分之上，以限定半导体主体中的位于栅极电极堆叠体下方的沟道区。在栅极电极堆叠体的两侧上的半导体主体中限定了源极区和漏极区。侧壁间隔体设置于邻近栅极电极堆叠体处，并且设置于源极区和漏极区的仅一部分上。相较于半导体主体的沟道区的高度和宽度，源极区和漏极区的位于侧壁间隔体下方的部分具有更大的高度和宽度。
具有半导体主体半导体器件以及形成不同宽度方法

[发明专利]具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法-CN201710116832.3有效
发明人： B·塞尔 -专利权人：英特尔公司
申请日： 2011-12-22 - 公布日： 2021-06-18 - 主分类号： H01L21/336 文献下载
摘要：本发明描述了具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法。例如，半导体器件包括设置于衬底之上的半导体主体。栅极电极堆叠体设置于半导体主体的一部分之上，以限定半导体主体中的位于栅极电极堆叠体下方的沟道区。在栅极电极堆叠体的两侧上的半导体主体中限定了源极区和漏极区。侧壁间隔体设置于邻近栅极电极堆叠体处，并且设置于源极区和漏极区的仅一部分上。相较于半导体主体的沟道区的高度和宽度，源极区和漏极区的位于侧壁间隔体下方的部分具有更大的高度和宽度。
具有半导体主体半导体器件以及形成不同宽度方法

[发明专利]半导体器件及其制造方法-CN201010155681.0无效
发明人：郭立;罗泽煌;吴孝嘉 -专利权人：无锡华润上华半导体有限公司;无锡华润上华科技有限公司
申请日： 2010-04-23 - 公布日： 2011-11-09 - 主分类号： H01L21/762 文献下载
摘要：本发明提供了一种半导体器件及其制造方法，其中制造方法包括步骤：提供半导体衬底，所述半导体衬底包括位于半导体衬底表面的硬掩膜层，所述半导体衬底包括第一区域和第二区域；去除第一区域半导体衬底表面的硬掩膜层；向第一区域注入杂质离子；在第一区域的半导体衬底上生长第一氧化硅层；去除第二区域半导体衬底表面的硬掩膜层；在具有第一氧化硅层的第一区域上及第二区域的半导体衬底上生长第二氧化硅层，从而提高高压器件的耐压效果
半导体器件及其制造方法

[发明专利]具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法-CN201180076423.6有效
发明人： B·塞尔 -专利权人：英特尔公司
申请日： 2011-12-22 - 公布日： 2017-11-17 - 主分类号： H01L29/78 文献下载
摘要：本发明描述了具有颈状半导体主体的半导体器件以及形成不同宽度的半导体主体的方法。例如，半导体器件包括设置于衬底之上的半导体主体。栅极电极堆叠体设置于半导体主体的一部分之上，以限定半导体主体中的位于栅极电极堆叠体下方的沟道区。在栅极电极堆叠体的两侧上的半导体主体中限定了源极区和漏极区。侧壁间隔体设置于邻近栅极电极堆叠体处，并且设置于源极区和漏极区的仅一部分上。相较于半导体主体的沟道区的高度和宽度，源极区和漏极区的位于侧壁间隔体下方的部分具有更大的高度和宽度。
具有半导体主体半导体器件以及形成不同宽度方法

[发明专利]半导体器件原位微区电流分布检测方法及系统-CN202311178015.2在审
发明人：宋斌斌;陈燕宁;刘芳;高杰;王凯;赵扬;朱亚星;黄保成;孟庆萌;常泽洲 -专利权人：北京智芯微电子科技有限公司;国网山西省电力公司;国网山西省电力公司电力科学研究院;国家电网有限公司
申请日： 2023-09-13 - 公布日： 2023-10-24 - 主分类号： G01R19/00 文献下载
摘要：本发明提供一种半导体器件原位微区电流分布检测方法及系统，属于半导体器件检测领域，该方法包括：搭建NV色心检测平台；对半导体器件检测样品施加电流，使其导通；利用NV色心检测平台检测半导体器件检测样品正面的磁场强度；利用傅里叶变换、毕奥‑萨伐尔定律、电流密度连续性方程和半导体器件检测样品正面的磁场强度计算半导体器件检测样品正面的原位微区电流密度，以确定半导体器件原位微区电流分布。通过本发明提供的方法，能够探测半导体器件的磁场信号，从而反演获得半导体器件内部微区电流信息，实现半导体器件原位微区电流分布检测，获得半导体器件中载流子实际的输运过程，指导半导体器件设计。
半导体器件原位电流分布检测方法系统

[发明专利]一种半导体器件及其形成方法-CN201010189992.9有效
发明人：朱慧珑 -专利权人：中国科学院微电子研究所
申请日： 2010-05-25 - 公布日： 2011-11-30 - 主分类号： H01L29/78 文献下载
摘要：一种半导体器件，包括，半导体基体，所述半导体基体位于绝缘层上；源漏区，所述源漏区接于所述半导体基体中相对的第一侧面；栅极，所述栅极位于所述半导体基体中相对的第二侧面上；所述半导体基体具有空腔，所述空腔暴露所述绝缘层一种半导体器件的形成方法，包括：在绝缘层上形成半导体基底；形成源漏区，所述源漏区接于所述半导体基底中相对的第一侧面；形成栅极，所述栅极位于所述半导体基底中相对的第二侧面上；去除所述半导体基底内部分材料，以在所述半导体基底内形成空腔，所述空腔暴露所述绝缘层。利于减小短沟道效应、源漏区电阻及寄生电容。
一种半导体器件及其形成方法

[发明专利]一种制冷半导体-CN200810094875.7无效
发明人：郑云兵 -专利权人：郑云兵
申请日： 2008-04-26 - 公布日： 2009-10-28 - 主分类号： H01L35/28 文献下载
摘要：一种制冷半导体，将其制冷半导体的导电区导电截面设置成面积不相等，根据导线的阻抗与其长度成正比，与其线径成反比的原理，所以在半导体长度与材料相同的情况下，导电区导电截面不相等的半导体要比其导电区导电截面相等的半导体的阻抗小，所以其导电区导电截面不相等半导体要比其导电区导电截面相等半导体的制冷效果好。
一种制冷半导体

[发明专利]屏蔽板、半导体装置的制造方法、半导体装置-CN201310069803.8无效
发明人：柴田浩延;滨田悦男 -专利权人：株式会社东芝
申请日： 2013-03-06 - 公布日： 2013-09-25 - 主分类号： H01L21/266 文献下载
摘要：基于本实施例的屏蔽板，在对形成了具有第1半导体元件及第2半导体元件的半导体装置的半导体基板注入带电粒子而形成寿命控制层时进行覆盖，具备：用于对上述半导体基板进行对位的对准标记；第1区域；厚度比上述第1区域薄的第2区域，上述第1区域覆盖上述第1半导体元件，上述第2区域覆盖上述第2半导体元件。
屏蔽半导体装置制造方法

[发明专利]半导体结构及其制造方法-CN201210005433.7有效
发明人：李明东;陈建铨;连士进 -专利权人：旺宏电子股份有限公司
申请日： 2012-01-10 - 公布日： 2013-07-10 - 主分类号： H01L27/06 文献下载
摘要：本发明公开了一种半导体结构及其制造方法，该半导体结构包括一衬底、一有源元件、一第一半导体元件、一第二半导体元件及一被动元件。衬底具有一第一区及与第一区相连的一第二区。有源元件具有一掺杂区，掺杂区位于第一区。第一半导体元件、第二半导体元件及被动元件被设于第二区上。第一半导体元件、第二半导体元件及被动元件均被电性连接于有源元件。
半导体结构及其制造方法

[发明专利]半导体布置中的多重深度蚀刻-CN201310656857.4在审
发明人：江宗育;陈巨轩;陈光鑫;赵信隆 -专利权人：台湾积体电路制造股份有限公司
申请日： 2013-12-06 - 公布日： 2015-03-25 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种半导体布置以及用于形成这种半导体布置的技术。执行蚀刻步骤以在半导体布置的平面区上方形成第一蚀刻区。第一蚀刻区暴露平面结构，诸如，在半导体制造期间用于对准的对准掩模。蚀刻步骤在半导体布置的半导体鳍部区的上方形成第二蚀刻区。在一个实施例中，蚀刻步骤在半导体鳍部区中形成第一沟槽、第一鳍部小块和第一柱形件，其中，在半导体鳍部区的半导体衬底中形成第一沟槽。
半导体布置中的多重深度蚀刻

[发明专利]一种半导体芯片及其形成方法-CN202311167098.5在审
发明人：庄绪菊;刘雄兵;贾海峰;高巍巍;丁青成;于松;丛建;张文 -专利权人：威海市泓淋电力技术股份有限公司
申请日： 2023-09-12 - 公布日： 2023-10-20 - 主分类号： H01L21/304 文献下载
摘要：本发明涉及一种半导体芯片及其形成方法，涉及半导体封装技术领域。在本发明的半导体芯片的形成方法中，通过设置每个所述半导体芯片区包括多个半导体功能单元，每个所述半导体芯片区中的相邻半导体功能单元之间不设置切割道，每个所述半导体芯片区的四周均设置缓冲区和切割道，进而可以在缓冲区设置大尺寸的第一金属块以及第二金属块，多个第一金属块和多个第二金属块均是环形设置，可以有效保护半导体芯片区，避免其受到切割损伤，且通过在每个所述缓冲区形成缓冲介质块，进一步抑止切割损伤。
一种半导体芯片及其形成方法