专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果1747个,建议您升级VIP下载更多相关专利
  • [发明专利]蚀刻气体以及蚀刻方法-CN202280019716.9在审
  • 岩崎淳平;谷本阳祐 - 株式会社力森诺科
  • 2022-02-17 - 2023-10-27 - H01L21/3065
  • 提供能够与非蚀刻对象物相比选择性地蚀刻具有氮化硅的蚀刻对象物的蚀刻气体以及蚀刻方法。一种蚀刻气体,含有亚硝酰氟,并且作为杂质含有硝酰氟,硝酰氟的浓度为0.0001质量ppm以上且100质量ppm以下。一种蚀刻方法,具备蚀刻工序,在所述蚀刻工序中使该蚀刻气体与具有蚀刻对象物和非蚀刻对象物的被蚀刻构件(12)接触,与非蚀刻对象物相比选择性地蚀刻蚀刻对象物,所述蚀刻对象物是蚀刻气体的蚀刻对象,所述非蚀刻对象物不是蚀刻气体的蚀刻对象。蚀刻对象物具有氮化硅。
  • 蚀刻气体以及方法
  • [发明专利]半导体结构的形成方法-CN202210385675.7在审
  • 王军;苏欣若;刘昌伙;厉渊;杨乐 - 中芯北方集成电路制造(北京)有限公司
  • 2022-04-13 - 2023-10-27 - H01L21/3065
  • 一种半导体结构的形成方法,包括:以所述图形化层为掩膜,采用等离子体刻蚀所述待刻蚀层,在所述待刻蚀层内形成第一孔洞以及位于所述第一孔洞下的若干相互隔离的第二孔洞,所述图形孔洞与所述第一孔洞相互连通,各所述第二孔洞分别与所述第一孔洞相互连通,所述等离子体刻蚀的方法包括:进行第一阶段刻蚀以形成所述第一孔洞,所述第一阶段刻蚀在所述第一孔洞靠近顶部的侧壁表面产生副产物,所述副产物具有电荷;在所述第一刻蚀阶段之后,进行第二阶段刻蚀,采用刻蚀等离子体刻蚀所述待刻蚀层以形成所述若干第二孔洞,且所述刻蚀等离子体具有与所述副产物相同的电荷,获得的各所述第二孔洞尺寸远小于所述第一孔洞,利于提高芯片的集成度。
  • 半导体结构形成方法
  • [发明专利]蚀刻方法-CN202080005208.6有效
  • 服部孝司;赵煜;小林浩之;大竹浩人 - 株式会社日立高新技术
  • 2020-04-10 - 2023-10-27 - H01L21/3065
  • 为了提供一种以相对于氮化硅膜高的选择比高精度地对氧化硅膜进行蚀刻的蚀刻方法,而在所述蚀刻方法中通过向处理室内供给处理用的气体来对膜结构进行蚀刻,在所述膜结构中,在配置于所述处理室内的晶片上预先形成的氧化硅膜及氮化硅膜沿上下方向交替地层叠而成的膜层的端部构成槽或孔的侧壁,其中,在所述蚀刻方法中,向所述处理室内供给氟化氢及醇的蒸气,并将所述晶片维持在‑20℃以下、期望维持在‑20至‑60℃的温度,并对所述氧化硅膜从所述端部起横向地进行蚀刻。
  • 蚀刻方法
  • [发明专利]蚀刻方法-CN201780030915.9有效
  • 辻晃弘;本田昌伸;渡边光 - 东京毅力科创株式会社
  • 2017-05-16 - 2023-10-24 - H01L21/3065
  • 本发明提供一种相对于由氮化硅形成的第二区域,有选择地蚀刻由氧化硅形成的第一区域的方法。该方法包括:第一步骤,在收纳有被处理体的处理容器内生成包含碳氟化合物气体、含氧气体和不活泼气体的处理气体的等离子体,并且在被处理体上形成包含碳氟化合物的堆积物;和第二步骤,使用包含于堆积物中的碳氟化合物的自由基,蚀刻第一区域,反复执行包含第一步骤和第二步骤的流程。
  • 蚀刻方法
  • [发明专利]蚀刻处理方法-CN202280005768.0在审
  • 服部孝司;山田将贵;秋永启佑 - 株式会社日立高新技术
  • 2022-02-14 - 2023-10-20 - H01L21/3065
  • 本发明的目的在于,提供一种兼顾高的氧化硅膜的蚀刻速率和低的氮化硅膜的蚀刻速率、以相对于氮化硅膜高的选择比高精度地蚀刻氧化硅膜的方法。因此,本发明的蚀刻处理方法是一种干式蚀刻方法,对于在配置于处理室内的晶片上预先形成的、氧化硅膜被氮化硅膜上下夹持而层叠的膜层的端部构成槽或者孔的侧壁的膜构造,向所述处理室内供给处理用气体,在不使用等离子的状态下进行蚀刻,其特征在于,在将该氟化氢气体的分压设为x(Pa)时,将所述晶片在(0.040x‑42.0)℃以下的低温从所述端部沿横向对所述氧化硅膜进行蚀刻。
  • 蚀刻处理方法
  • [发明专利]等离子体处理方法以及等离子体处理装置-CN202280018118.X在审
  • 藤堂飒哉 - 东京毅力科创株式会社
  • 2022-03-04 - 2023-10-20 - H01L21/3065
  • 本公开提供面内均匀性良好的基板处理技术。本公开涉及的等离子体处理方法包含:在基板支持部上配置基板的工序;向腔室内供给用于处理基板的处理气体的工序;向上部电极或者下部电极供给具有第一频率的第一高频,在上部电极与下部电极之间生成处理气体的等离子体的工序;以及向上部电极或者下部电极供给具有比第一频率低的第二频率的第二高频,控制在上部电极或者下部电极与等离子体之间形成的电场的工序,生成等离子体的工序包含基于第二高频的相位控制第一高频的供给的工序。
  • 等离子体处理方法以及装置
  • [发明专利]一种大面积图形自对准的异质集成方法-CN202010143372.5有效
  • 张春福;张家祺;武毅畅;陈大正;张进成;郝跃 - 西安电子科技大学
  • 2020-03-04 - 2023-10-17 - H01L21/3065
  • 本发明公开了一种大面积图形自对准的异质集成方法,主要解决现有基于转印技术的异质集成工艺会使被转印物之间的位置产生偏差的问题。其实现方案是:在SOI基片上形成微结构硅阵列;刻蚀掉微结构硅阵列以外暴露的埋氧化层;在微结构硅图形边缘制作光刻胶定位锚;完全刻蚀掉SOI基片的埋氧化层;将转印媒介与SOI基片先耦合再进行剥离,以在转印媒介上获取SOI基片上的微结构硅阵列;转印媒介将微结构硅阵列释放至接收基片上;在获取微结构硅的接收基片上刻蚀出自对准的微结构硅图形,完成无偏差的自对准异质集成。本发明优化了转印异质集成的工艺,增强了转印技术的可靠性,从而提高器件的良率与性能,可用于异质集成芯片的制作。
  • 一种大面积图形对准集成方法
  • [发明专利]改良的金属接触定位结构-CN201880055252.0有效
  • 康宋坤;金京哈;李吉尔 - 微材料有限责任公司
  • 2018-07-24 - 2023-10-13 - H01L21/3065
  • 可以执行处理方法来形成可包括三维内存结构的半导体结构。该方法可以包括以下步骤:在处理腔室的远程等离子体区域中形成含氟前驱物的等离子体。该方法可以包括以下步骤:使半导体基板与等离子体的流出物接触。半导体基板可以容纳在处理腔室的处理区域中。该方法可以包括以下步骤:利用等离子体的流出物选择性清洁暴露的氮化物材料。该方法亦可以包括以下步骤:随后在经清洁的氮化物材料之上沉积盖材料。盖材料可以相对于介电材料的暴露区域而选择性沉积于氮化物材料上。
  • 改良金属接触定位结构
  • [发明专利]深硅刻蚀方法、深硅槽结构及半导体器件-CN201811087053.6有效
  • 林源为 - 北京北方华创微电子装备有限公司
  • 2018-09-18 - 2023-10-13 - H01L21/3065
  • 本发明公开了一种深硅刻蚀方法、深硅槽结极及半导体器件。该方法包括:步骤1、向反应腔室内输入沉积气体,启辉进行沉积;步骤2、停止输入沉积气体,开始通入刻蚀气体,以下电极功率P起始对基片进行刻蚀,在刻蚀时间t起始后停止通入刻蚀气体;步骤3、判断当前循环次数是否达到总循环次数,是则结束工艺,否则循环执行所述步骤1至所述步骤2,其中,在循环次数达到初始循环次数之后,在执行所述步骤2时,增大下电极功率,和/或增大刻蚀时间。本发明通过在沉积步和刻蚀步的循环执行过程中,在刻蚀步中电极功率的递进和/或单步刻蚀时间的递进,能够制造出高深宽比和高垂直度的深硅槽结构,采用该结构的沟槽器件具有更好器件性能的潜在可能。
  • 刻蚀方法深硅槽结构半导体器件

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top