专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果92个,建议您升级VIP下载更多相关专利
  • [发明专利]一种互连结构的形成方法-CN202210298420.7在审
  • 纪世良;陈卓凡;王彦;张海洋 - 中芯国际集成电路制造(上海)有限公司
  • 2022-03-25 - 2023-10-03 - H01L21/768
  • 本申请提供一种互连结构的形成方法,包括:提供衬底,衬底上形成有分立的金属栅极,金属栅极两侧的衬底中形成有源漏,衬底和金属栅极的表面还包括第一介质层,第一金属层贯穿第一介质层且与源漏的顶面电连接;在第一金属层和第一介质层上依次形成第二介质层和掩膜层;进行第一次刻蚀和第二次刻蚀,其中第一次刻蚀形成第一栅极接触孔和第一源漏接触孔的图案,第二次刻蚀形成第二栅极接触孔和第二源漏接触孔的图案;以图案化的掩膜层为掩膜,刻蚀第二介质层和第一介质层,形成第一栅极接触孔、第二栅极接触孔、第一源漏接触孔以及第二源漏接触孔。本申请技术方案可以解决COAG工艺中金属层损伤的问题。
  • 一种互连结构形成方法
  • [发明专利]半导体结构及其形成方法-CN202210249910.8在审
  • 陈卓凡;金吉松 - 中芯国际集成电路制造(上海)有限公司
  • 2022-03-14 - 2023-09-22 - H10B12/00
  • 一种半导体结构及其形成方法,其中方法包括:形成位于所述第一器件区上的第一有源区和位于所述第二器件区上的第二有源区,所述第一有源区和所述第二有源区沿第一方向延伸,所述第一有源区包括第一功能区和第一共享区;在所述衬底上形成第一栅极和第二栅极,所述第一栅极和所述第二栅极平行于第二方向,所述第一方向和所述第二方向相互垂直,所述第一栅极位于所述第一器件区上,且位于部分所述第一有源区表面,所述第二栅极位于所述第二器件区上,且位于部分所述第二有源区表面,所述第二栅极还延伸至所述第一共享区表面,在器件层将第二栅极和所述第一有源区进行电联接,不占用所述器件层上层的介质层的空间,利于提高器件密度。
  • 半导体结构及其形成方法
  • [发明专利]半导体结构及其形成方法-CN201910107844.9有效
  • 陈卓凡;张海洋 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2019-02-02 - 2023-07-07 - H01L21/033
  • 一种半导体结构及其形成方法,方法包括:提供基底;在基底上形成待刻蚀材料层;在待刻蚀材料层上形成掩膜材料层;对部分区域的掩膜材料层进行第一掺杂处理,在第一掺杂处理后,掩膜材料层包括掩膜材料层第一部分和待去除的掩膜材料层第二部分,掩膜材料层第一部分为经第一掺杂处理的部分或者掩膜材料层第二部分为经第一掺杂处理的部分;在掩膜材料层内形成第一沟槽,至少位于掩膜材料层第一部分内;去除掩膜材料层第二部分,在剩余掩膜材料层内形成第二沟槽;去除第一沟槽和第二沟槽露出的待刻蚀材料层,形成目标图形层;形成目标图形层后,去除剩余掩膜材料层。本发明提高了第一沟槽和第二沟槽的图形精度,相应提高了目标图形层中的图形精度。
  • 半导体结构及其形成方法
  • [发明专利]半导体结构及其形成方法-CN202111581749.6在审
  • 陈卓凡 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2021-12-22 - 2023-06-27 - H01L21/8234
  • 一种半导体结构及其形成方法,方法包括:提供基底,基底包括沿第一方向排列的工作区和隔离区,基底包括衬底、以及凸立于衬底且沿第一方向延伸的鳍部,工作区和隔离区中的鳍部侧部的衬底中形成有掩埋式电源轨,掩埋式电源轨用于加载第一电位;在栅极开口的侧壁和底部、以及鳍部的顶部和侧壁形成栅介质层;在隔离区中,在掩埋式电源轨的顶部形成贯穿栅介质层和隔离层的接触孔;在栅极开口和接触孔中形成栅电极层,栅电极层与位于隔离区中的掩埋式电源轨电连接;在工作区的栅电极层的顶部形成栅极插塞,栅极插塞用于加载第二电位,第二电位和第一电位为相反电位。简化工艺步骤,降低了隔离区中的栅电极层与工作区中的相邻部件发生短接的概率。
  • 半导体结构及其形成方法
  • [发明专利]半导体结构及其形成方法-CN202111414653.0在审
  • 陈卓凡 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2021-11-25 - 2023-05-26 - H01L27/088
  • 一种半导体结构及其形成方法,方法包括:提供基底,基底包括相邻的工作区和隔离区,基底上均形成有器件栅极结构,基底顶部形成有第一层间介质层;在隔离区中的器件栅极结构的顶部形成第一沟槽;在第一沟槽中形成牺牲层;在第一层间介质层顶部形成第二层间介质层;在第二层间介质层中形成第二沟槽,第二沟槽在基底上的投影与牺牲层在基底上的投影正交;去除第二沟槽露出的牺牲层,在第一层间介质层中形成第一接触孔;在第一接触孔中形成第一栅极插塞,第一栅极插塞用于加载第一电位;在工作区的器件栅极结构顶部形成第二栅极插塞,第二栅极插塞用于加载第二电位,第二电位和第一电位为相反电位。降低第一栅极插塞与相邻源漏掺杂区发生短接的概率。
  • 半导体结构及其形成方法
  • [发明专利]半导体结构及半导体结构的形成方法-CN202110989759.7在审
  • 姜长城;陈卓凡;张海洋 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2021-08-26 - 2023-04-07 - H01L27/088
  • 一种半导体结构及其形成方法,结构包括:衬底和衬底上的鳍部结构;位于衬底上的栅极结构、鳍部结构内的源漏掺杂区和第一介质层,栅极结构横跨鳍部结构且位于第一介质层内;位于第一介质层上的第二介质层,第二介质层内具有若干第一开口;位于第一开口内的第一导电结构,第一导电结构包括位于第一开口侧壁和底部的阻挡层和位于阻挡层表面的导电层,阻挡层的顶部表面低于导电层的顶部表面;位于第二介质层和第一导电结构上的第三介质层;位于第三介质层内的暴露出第一导电结构顶部表面的第二开口;位于第二开口底部的暴露出阻挡层顶部表面和部分导电层侧壁表面的第三开口;位于第三开口内和第二开口内的电连接层。所述半导体结构性能得到提升。
  • 半导体结构形成方法
  • [发明专利]光刻胶图形及其形成方法-CN201910005475.2有效
  • 张海洋;陈卓凡 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
  • 2019-01-03 - 2023-04-07 - H01L21/027
  • 一种光刻胶图形及其形成方法,方法包括:提供基底;在基底上形成初始光刻胶图形层,包括图形密集区和图形稀疏区;对初始光刻胶图形层进行至少一次蚀刻前预处理,形成光刻胶图形层,蚀刻前预处理的步骤包括:形成附着在初始光刻胶图形层表面的修整层;对表面附着有修整层的初始光刻胶图形层进行修整处理,以减小初始光刻胶图形层的侧壁与基底表面之间的角度;或者,蚀刻前预处理的步骤包括:对表面附着有修整层的初始光刻胶图形层进行修整处理以减小初始光刻胶图形层侧壁与基底表面之间的角度;形成附着在剩余初始光刻胶图形层表面的修整层。本发明实施例有利于提高图形密集区和图形稀疏区上关键尺寸的一致性、提高图形转移的精度。
  • 光刻图形及其形成方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top