“肖秀光”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果71个，建议您升级VIP下载更多相关专利

[实用新型]微沟槽栅IGBT器件-CN202223372803.9有效
发明人：朱辉;潘恒;肖秀光 -专利权人：安徽瑞迪微电子有限公司
申请日： 2022-12-15 - 公布日： 2023-07-21 - 主分类号： H01L29/36 文献下载
摘要：本实用新型公开了一种微沟槽栅IGBT器件，包括P+区域、源极掺杂区域和栅极，源极掺杂区域位于栅极的两侧，源极掺杂区域与P+区域分别位于接触孔的两侧。本实用新型的微沟槽栅IGBT器件，P+区域的引入能够极大的降低接触孔与肼区之间的P型接触电阻，给空穴电流提供了专有过流通道，P+区域的引入能够降低经过源极下方的空穴电流大小，提高器件的RBSOA能力。
沟槽 igbt 器件

[发明专利]高密度Trench IGBT的制造方法-CN202211551671.8在审
发明人：杨涛涛;肖秀光;吕磊;朱辉 -专利权人：安徽瑞迪微电子有限公司
申请日： 2022-12-05 - 公布日： 2023-04-28 - 主分类号： H01L21/265 文献下载
摘要：本发明公开了一种高密度Trench IGBT的制造方法，包括步骤：S1、提供一衬底；S2、在衬底上制备Pwell注入区；S3、在Pwell注入区制备沟槽，沟槽延伸至衬底；S4、在沟槽内制备栅氧化层；S5、在沟槽内制备多晶硅区；S6、在Pwell注入区上制备Nplus注入区；S7、制备绝缘介质层和正面金属区；S8、制备集电极金属区。本发明的高密度Trench IGBT的制造方法，通过将Pwell注入的工艺顺序提前至栅氧化前完成，可以提高器件RBSOA能力的同时保证阈值稳定。
高密度 trench igbt 制造方法

[实用新型]高密度沟槽栅IGBT器件-CN202223402325.1有效
发明人：朱辉;肖秀光 -专利权人：安徽瑞迪微电子有限公司
申请日： 2022-12-19 - 公布日： 2023-04-18 - 主分类号： H01L29/08 文献下载
摘要：本实用新型公开了一种高密度沟槽栅IGBT器件，包括发射极PAD区和栅极PAD区，所述发射极PAD区设置第一沟槽，所述栅极PAD区设置第二沟槽，第一沟槽的长度方向与第二沟槽的长度方向相垂直，第二沟槽的宽度大于或等于第一沟槽的宽度。本实用新型的高密度沟槽栅IGBT器件，通过在器件上发射极PAD区之外的其他部位适当的增加垂直于管芯区域方向的沟槽，不同方向的应力之间难以叠加作用在晶圆上，可以减小生产过程中的翘曲程度。
高密度沟槽 igbt 器件

[发明专利]高密度沟槽栅功率芯片-CN202211503799.7在审
发明人： 肖秀光;朱辉;高远;杨涛涛;潘恒 -专利权人：安徽瑞迪微电子有限公司
申请日： 2022-11-28 - 公布日： 2023-04-04 - 主分类号： H01L29/423 文献下载
摘要：本发明公开了一种高密度沟槽栅功率芯片，包括终端保护区、第一元胞区和第二元胞区，所述第一元胞区的条形沟槽的延伸方向与所述第二元胞区的条形沟槽的延伸方向为非平行的。本发明的高密度沟槽栅功率芯片，减小了晶圆的翘曲程度。
高密度沟槽功率芯片

[发明专利]场效应晶体管及制备方法、电子设备-CN201811568978.2有效
发明人：曹群;肖秀光 -专利权人：比亚迪半导体股份有限公司
申请日： 2018-12-21 - 公布日： 2023-03-14 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了场效应晶体管及制备方法、电子设备。该场效应晶体管包括：SiC衬底；SiC衬底上的SiC外延层，具有第一掺杂类型，SiC外延层的表面内设置有多个体区组，每个体区组包括两个体区，体区中设置有源区和接触区；SiC外延层上的第二类型掺杂层，位于同一个体区组中两个体区之间，具有第二掺杂类型，包括单晶硅层；SiC外延层上的源极，包括第一源极和第二源极，第一源极覆盖接触区和部分源区，第二源极覆盖第二类型掺杂层的至少一部分；SiC外延层上的栅极和栅氧化层，位于第一源极和第二源极之间，栅氧化层覆盖部分源区和体区，栅极覆盖栅氧化层；SiC衬底下的漏极。该场效应晶体管集成了二极管，兼顾场效应二极管和二极管的性能，提升了系统的可靠性。
场效应晶体管制备方法电子设备

[发明专利]微沟槽栅IGBT器件及其制造方法-CN202211405877.X在审
发明人：朱辉;肖秀光 -专利权人：安徽瑞迪微电子有限公司
申请日： 2022-11-10 - 公布日： 2023-03-07 - 主分类号： H01L29/739 文献下载
摘要：本发明公开了一种微沟槽栅IGBT器件，包括发射极PAD区和栅极PAD区，所述发射极PAD区上设置正常管芯区和短路抑制区，短路抑制区为间隔设置，每相邻两个短路抑制区之间设置正常管芯区。本发明的微沟槽栅IGBT器件，短路电流抑制区域的引入能够有效降低器件的短路电流，从而保证器件内部contact过流能力足够，短路电流值较合理。通过控制短路电流抑制区域对短路电流的抑制能力，调节短路电流抑制区域与正常管芯区域的尺寸比例，将器件短路电流控制到合适的电流值，使得器件有合适的短路耐受能力。本发明还公开了一种微沟槽栅IGBT器件的制造方法。
沟槽 igbt 器件及其制造方法

[发明专利]碳化硅器件及其制备方法和半导体器件-CN201911398699.0有效
发明人：朱辉;肖秀光 -专利权人：比亚迪半导体股份有限公司
申请日： 2019-12-30 - 公布日： 2023-01-13 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了碳化硅器件及其制备方法和半导体器件，该碳化硅器件包括：衬底；漂移区，漂移区设在衬底的上方；阱区，阱区设在漂移区的上方；接触区，接触区设在阱区的上方；源极，源极设在阱区的上方，且位于接触区的内侧；掺杂薄层，掺杂薄层设在阱区和漂移区的上方，且位于源极的内侧，掺杂薄层包括至少一个n型掺杂区和至少一个p型掺杂区。该碳化硅器件具有较小的导通电阻和漏电流，同时该碳化硅器件具有较高的应用可靠性。
碳化硅器件及其制备方法半导体器件

[发明专利]逆导型IGBT器件及制备方法-CN202010002643.5有效
发明人：黄宝伟;肖秀光;吴海平;陈刚 -专利权人：比亚迪半导体股份有限公司
申请日： 2020-01-02 - 公布日： 2022-11-15 - 主分类号： H01L29/06 文献下载
摘要：本申请公开了一种逆导型IGBT器件及制备方法，包括漂移层和设置在漂移层上表面的正面结构，漂移层下表面设置有缓冲层，缓冲层内设有多个空腔区；缓冲层表面设有导电层，空腔区与导电层之间设有间隙，导电层由而背面第一导电类型区和背面第二导电类型区间隔设置，背面第二导电类型区设置在空腔区下方，导电层表面设有集电极层。根据本申请实施例提供的技术方案，通过在缓冲层内设置空腔区，且将空腔区设置在背面第二导电类型区的上方，形成电流散射中心，使背面第二导电类型区的空穴在IGBT开通时能以更快的速度注入IGBT的漂移层，能够明显消除电压折回现象。
逆导型 igbt 器件制备方法

[发明专利]功率半导体器件制造方法-CN202111325572.3在审
发明人：朱辉;高远;肖秀光;潘恒 -专利权人：安徽瑞迪微电子有限公司
申请日： 2021-11-10 - 公布日： 2022-09-20 - 主分类号： H01L29/06 文献下载
摘要：本发明公开了一种功率半导体器件制造方法，包括步骤：S1、提供衬底，在衬底上制备外延层；S2、在外延层上制备第一硬掩膜层；S3、离子注入形成P阱区域；S4、制备N+Spacer；S5、离子注入形成N+区域；S6、制备JFET区域；S7、制备P+区域；S8、依次制备栅氧层、Poly层和ILD层；S9、制备侧墙；S10、制备source金属，侧墙隔离Poly层与source金属，source金属与N+区域和P+区域同时接触。本发明的功率半导体器件制造方法，通过刻蚀出侧墙形成隔离绝缘层，可以大大降低隔离绝缘层的厚度，从而可以保证器件功能正常的同时，缩小元胞尺寸，增加器件的过流能力。
功率半导体器件制造方法

[发明专利]Trench Gate MOS型功率器件的制作方法-CN202210564710.1在审
发明人：朱辉;肖秀光 -专利权人：安徽瑞迪微电子有限公司
申请日： 2022-05-23 - 公布日： 2022-09-20 - 主分类号： H01L29/423 文献下载
摘要：本发明公开了一种Trench Gate MOS型功率器件的制作方法，包括步骤：S1、在晶圆上形成Pwell区域；S2、在Pwell区域上形成硬掩膜层；S3、打开硬掩膜层，通过硬掩膜层蚀刻硅片形成沟槽；S4、去除硬掩模层；S5、生长栅极氧化层，沉积第一层多晶硅；S6、第一层多晶硅退火后，在第一层多晶硅上沉积第二层多晶硅；S7、去除表面的多晶硅和全部栅极氧化层，然后生长Pad oxide；S8、形成正面发射极；S9、在晶圆背面依次形成场终止层、P+集电极和背面集电极金属。本发明通过将多晶硅分成两次生长减小沟槽内多晶硅的收缩效应，降低多晶硅收缩产生的拉应力，改善晶圆翘曲。
trench gate mos 功率器件制作方法

[发明专利]半导体功率器件及其制备方法-CN201710619937.0有效
发明人：朱辉;肖秀光;吴海平 -专利权人：比亚迪半导体股份有限公司
申请日： 2017-07-26 - 公布日： 2022-09-16 - 主分类号： H01L29/40 文献下载
摘要：本发明提供了半导体功率器件及其制备方法，该器件包括：衬底；位于衬底中，且靠近衬底的上表面设置的阱区；位于阱区中，且靠近衬底的上表面设置的源区；位于衬底的上表面的栅极氧化层；位于栅极氧化层的上表面的栅极；位于栅极的上表面的栅极保护层；位于栅极保护层的上表面的接触电极；位于源区、栅极氧化层、栅极、栅极保护层和接触电极之间的侧墙，该侧墙包括位于栅极氧化层上表面且覆盖栅极和栅极保护层侧壁的第一侧墙；位于源区上表面，且覆盖栅极氧化层、第一侧墙和接触电极侧壁、并与源区和接触电极电连接的第二侧墙，其中，第一侧墙由绝缘材料形成，第二侧墙由导电材料形成。该器件可实现较小元胞尺寸，较高稳定性，并且大大降低了源区接触电阻和导通时源区的长度。
半导体功率器件及其制备方法

[发明专利]半导体功率器件及其制作方法-CN201710368506.1有效
发明人：朱辉;肖秀光;吴海平 -专利权人：比亚迪半导体股份有限公司
申请日： 2017-05-22 - 公布日： 2022-05-20 - 主分类号： H01L29/423 文献下载
摘要：本发明提出了半导体功率器件及其制作方法，该半导体功率器件包括：漂移区；P‑阱区，设置在漂移区的一侧；P+区，设置在P‑阱区远离漂移区的一侧；N+有源区，设置在P+区远离漂移区的一侧；栅氧层，设置在P‑阱区远离漂移区的一侧；栅极，设置在栅氧层远离漂移区的一侧；隔离氧化层，设置在栅极远离漂移区的一侧；侧墙层，设置在N+有源区远离漂移区的一侧，且与栅氧层、栅极和隔离氧化层的侧壁直接接触；以及正面接触电极，设置在P+区、侧墙层和隔离氧化层的远离漂移区的一侧。本发明所提出的半导体功率器件，新增的侧墙层能使解决光刻工艺对偏问题，同时还可缩小的宽度，从而使其稳定性更好、功率器件面积更小、集成度更高且生产成本更低。
半导体功率器件及其制作方法

[发明专利]MOS型功率器件及其制备方法-CN201710475081.4有效
发明人：朱辉;肖秀光;吴海平 -专利权人：比亚迪半导体股份有限公司
申请日： 2017-06-21 - 公布日： 2022-05-20 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了MOS型功率器件及其制备方法，该MOS型功率器件包括：衬底；位于衬底中、且靠近衬底的上表面设置的阱区；位于阱区中，且靠近衬底的上表面设置的源区；位于衬底上表面的栅极氧化层；位于栅极氧化层上表面的栅极；位于栅极上表面的栅极保护层；位于栅极保护层的上表面，且贯穿栅极保护层、栅极、栅极氧化层和源区与阱区相连的接触电极；位于栅极保护层、栅极、栅极氧化层和接触电极之间的侧墙，其中，侧墙与栅极保护层的刻蚀选择比不低于8：1。该器件可以有效保护栅极保护层不受损伤，防止过刻产生GS短路，可以实现较小的晶胞尺寸，使得器件具有更高的集成度，同时增加了GS寄生电容，减小了米勒平台的宽度以及器件开关损耗。
mos 功率器件及其制备方法

[发明专利]逆导型功率芯片制造方法-CN202111325570.4在审
发明人： 肖秀光;朱辉;高远;潘恒 -专利权人：安徽瑞迪微电子有限公司
申请日： 2021-11-10 - 公布日： 2022-02-15 - 主分类号： H01L29/417 文献下载
摘要：本发明公开了一种逆导型功率芯片制造方法，包括步骤：S1、提供单晶半导体衬底；S2、在单晶半导体衬底上表面形成正面结构，正面结构中包括绝缘层和正面金属电极，正面金属电极包括IGBT发射极金属电极和FRD阳极金属电极；S3、在绝缘层和IGBT发射极金属电极上表面形成钝化膜层，暴露出FRD阳极金属电极；S4、在FRD区注入寿命控制粒子；S5、将IGBT发射极金属电极上表面的钝化膜层去除；S6、在单晶半导体衬底下表面形成背面电极结构。本发明的逆导型功率芯片制造方法，制备的逆导型IGBT芯片的IGBT和FRD部分的性能得以分别优化调整而不受制约，最大可能的实现性能参数最优化。
逆导型功率芯片制造方法

[发明专利]低米勒电容功率器件及其制造方法-CN202111326309.6在审
发明人：朱辉;潘恒;高远;肖秀光 -专利权人：安徽瑞迪微电子有限公司
申请日： 2021-11-10 - 公布日： 2022-02-15 - 主分类号： H01L29/423 文献下载
摘要：本发明公开了一种低米勒电容功率器件，包括硅片、分段沟槽栅和多晶硅平面栅极，分段沟槽栅按规定间隔设置多个，多晶硅平面栅极将所有分段沟槽栅连接在一起，多晶硅平面栅极设置于所述硅片的上表面。本发明的低米勒电容功率器件，降低沟道密度，短路电流也随之降低；栅极变短，寄生电容减小，器件开关损耗降低，整体性能提高。本发明还公开了一种低米勒电容功率器件的制造方法。
米勒电容功率器件及其制造方法

1
2
3
4
5
下一页»
尾页
共 71 条