“栅超结”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果378753个，建议您升级VIP下载更多相关专利

[发明专利]超结恒流二极管的制备方法-CN201510242829.7有效
发明人：赵圣哲 -专利权人：北大方正集团有限公司;深圳方正微电子有限公司
申请日： 2015-05-13 - 公布日： 2019-01-22 - 主分类号： H01L29/861 文献下载
摘要：本发明提供一种超结恒流二极管的制备方法，包括：在半导体硅基底的表面上形成氧化层和氧化层窗口；通过氧化层窗口对硅基底进行干法刻蚀，在硅基底的表面上形成第一沟槽；在氧化层窗口的侧壁和第一沟槽的侧壁上形成氮化硅侧墙；通过第一沟槽对硅基底进行干法刻蚀，形成第二沟槽；在第二沟槽内填充P型外延层，形成超结结构；去除氧化层和氮化硅侧墙，在整个器件的表面上形成栅氧化层；在第一沟槽上的栅氧化层的表面沉积多晶硅；利用现有工艺，从而超结结构成为一个电阻层，得到的超结恒流二极管的耐压性强并且具有较高的恒定电流，可以很好地保护LED不受到多电流、多电压的损坏。
超结恒流二极管制备方法

[发明专利]槽栅超结VDMOS器件、芯片及终端设备-CN202110581224.6有效
发明人：任敏;李长泽;李泽宏;李伟聪;林泳浩 -专利权人：深圳市威兆半导体有限公司
申请日： 2021-05-26 - 公布日： 2022-07-12 - 主分类号： H01L29/78 文献下载
摘要：本申请公开一种槽栅超结VDMOS器件、芯片及终端设备。该槽栅超结VDMOS器件包括元胞结构和开关管；元胞结构包括超结结构，超结结构的顶端设有沟槽栅极结构，沟槽栅极结构包括从上至下依次层叠设置的N型多晶硅区和P型多晶硅区，N型多晶硅区的上表面设有金属层，P型多晶硅区通过多晶走线与栅极连接
槽栅超结 vdmos 器件芯片终端设备

[实用新型]槽栅超结VDMOS器件及芯片-CN202121154194.2有效
发明人：任敏;李长泽;李泽宏;李伟聪;林泳浩 -专利权人：深圳市威兆半导体有限公司
申请日： 2021-05-26 - 公布日： 2021-11-23 - 主分类号： H01L29/78 文献下载
摘要：本申请公开一种槽栅超结VDMOS器件及芯片。该槽栅超结VDMOS器件包括元胞结构和开关管；元胞结构包括超结结构，超结结构的顶端设有沟槽栅极结构，沟槽栅极结构包括从上至下依次层叠设置的N型多晶硅区和P型多晶硅区，N型多晶硅区的上表面设有金属层，P型多晶硅区通过多晶走线与栅极连接
槽栅超结 vdmos 器件芯片

[发明专利]一种具有网状外延结构的超结MOSFET-CN201410123064.0有效
发明人：孙博韬;王立新;宋李梅;张彦飞;高博 -专利权人：北京中科新微特科技开发股份有限公司
申请日： 2014-03-28 - 公布日： 2017-01-11 - 主分类号： H01L29/78 文献下载
摘要：本发明属于半导体技术领域，公开了一种具有网状外延结构的超结MOSFET，包括：衬底、网状外延层、阱区、结型场效应管JFET区、栅介质层、多晶硅栅极、隔离介质层、金属源电极以及金属漏电极；在网状外延层生长在衬底上；阱区与结型场效应管JFET区相间生长在网状外延层顶部；栅介质层覆盖在阱区与结型场效应管JFET区顶部；多晶硅栅极覆盖在栅介质层上；隔离介质层覆盖多晶硅栅极顶部；金属源电极覆盖所述隔离介质层；金属漏电极位于衬底底部
一种具有网状外延结构 mosfet

[发明专利]超结沟槽式金属氧化物半导体场效应晶体管及其制备方法-CN201310341602.9无效
发明人：谢福渊 -专利权人：力士科技股份有限公司
申请日： 2013-08-07 - 公布日： 2014-08-06 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种用于高压器件的超结沟槽式金属氧化物半导体场效应晶体管。在该超结沟槽式金属氧化物半导体场效应晶体管的每个单元中，超结结构包括第一导电类型的第一柱状掺杂区，其位于一对第二导电类型的第二柱状掺杂区之间，该第二柱状掺杂区邻近一对具有埋式空洞的深沟槽的侧壁。同时，该所述每个单元的一对所述的深沟槽之间，还包括至少一个沟槽栅和多个沟槽式源-体接触结构。
沟槽金属氧化物半导体场效应晶体管及其制备方法

[发明专利]超结器件及其制造方法-CN201610404835.2有效
发明人：曾大杰;肖胜安 -专利权人：深圳尚阳通科技有限公司
申请日： 2016-06-08 - 公布日： 2020-12-04 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种超结器件，包括：形成于N型外延层中的由多个P型柱和N型柱交替排列组成的超结结构，在P型柱顶部形成有P型体区JFET注入区形成于各相邻的P型体区之间的N型柱的表面；在JFET注入区的底部还形成有第二N型区；第二N型区和P型体区在超结结构的顶部形成顶部电荷平衡区，以提升位于超结结构顶部的电场强度。本发明还公开了一种超结器件的制造方法。本发明器件能提高击穿电压，降低比导通电阻，能降低最大反向恢复电流，能增加栅漏电容、降低开关速度，改善EMI性能。
器件及其制造方法

[发明专利]一种具有载流子存储层的超结IGBT器件及其制造方法-CN202310045126.X在审
发明人：李昊 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2023-01-30 - 公布日： 2023-06-06 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种具有载流子存储层的超结IGBT器件及其制造方法，提供两个具有相对主面的N型衬底，外延生长N型外延层；在N型衬底的有源区和终端区上形成载流子存储(CS)层和超结结构；进行离子注入，以在终端区内形成结区以及保护环；形成终端区的阻挡介质层；形成有源区沟槽栅，且在相邻的沟槽栅间设置体区；选择性地注入杂质离子，以在有源区内形成源区，并在终端区内得到截止环；淀积形成层间介质层，刻蚀形成接触孔；淀积金属层，并蚀刻形成源极金属本发明在现有IGBT器件基础上，在有源区和终端区增加载流子存储(CS)层和超结结构，并制作最适合器件性能提升的CS层厚度，能够有效提升IGBT器件性能。
一种具有载流子存储 igbt 器件及其制造方法

[发明专利]一种浮空p柱的逆导型槽栅超结IGBT-CN202110373827.7有效
发明人：马瑶;黄铭敏;杨治美 -专利权人：四川大学
申请日： 2021-04-07 - 公布日： 2022-04-12 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种逆导型超结IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）器件，其超结耐压层中的第二导电类型的半导体区浮空且其槽型栅极结构的底部被重掺杂的第二导电类型的半导体区包围
一种逆导型槽栅超结 igbt

[发明专利]超结金属氧化物场效应晶体管及其制作方法-CN201811338922.8在审
发明人：不公告发明人 -专利权人：深圳市富裕泰贸易有限公司
申请日： 2018-11-12 - 公布日： 2019-02-22 - 主分类号： H01L29/78 文献下载
摘要：本发明公开一种超结金属氧化物场效应晶体管，其包括：衬底，第一外延层和第二外延层，位于所述第一外延层内且部分延伸至所述第二外延层内的柱区，位于所述第一外延层内且分布在所述柱区两侧的沟槽，填充在所述沟槽内的隔离层，所述隔离层与所述柱区接触，位于所述第二外延层内且连接所述柱区的体区；其还包括源区、栅介质层、多晶硅层、介质层、源极金属、栅极金属和漏极金属。本发明还公开所述超结金属氧化物场效应晶体管的制作方法。本发明所述超结金属氧化物场效应晶体管通过设置隔离层，从而使得柱区内的杂质分布更均匀，同时使得所述柱区的剖面形貌类似于柱状，避免波浪形的PN结的形成，提升所述超结金属氧化物场效应晶体管的耐压和可靠性。
金属氧化物场效应晶体管外延层超结柱区隔离层形貌多晶硅层漏极金属源极金属杂质分布栅极金属栅介质层波浪形介质层衬底耐压体区源区柱状填充制作延伸

[发明专利]一种含有异质结的超结IGBT-CN201710480441.X有效
发明人：黄铭敏 -专利权人：四川大学
申请日： 2017-06-22 - 公布日： 2019-12-17 - 主分类号： H01L29/06 文献下载
摘要：本发明提供了一种超结IGBT（Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管）器件，在超结耐压层中有至少一个第一导电类型的第一种半导体区和至少一个第二导电类型的第二种半导体区，所述第二种半导体区具有比第一种半导体区更高的禁带宽度和临界击穿电场，因而所述的第二种半导体区比所述第一种半导体区更不易发生击穿；当所述第二导电类型的第二种半导体区与基区直接接触形成异质结时，或是当所述第二导电类型的第二种半导体区不与基区直接接触而是通过一个二极管与发射极连接时与传统超结IGBT器件相比，本发明的超结IGBT器件可以获得更低的导通压降，并且其击穿电压更不容易受电荷非平衡的影响。
一种含有异质结 igbt

[发明专利]沟槽栅超结IGBT器件及其制造方法-CN202211512449.7在审
发明人：李昊;邢军军 -专利权人：上海华虹宏力半导体制造有限公司
申请日： 2022-11-28 - 公布日： 2023-03-31 - 主分类号： H01L29/739 文献下载
摘要：本发明公开了一种沟槽栅超结IGBT器件，器件单元结构包括：P型掺杂的体区形成于N型柱和P型柱的表面区域中。沟槽栅位于N型柱的顶部区域中且穿过体区。在沟槽栅侧面的体区的表面形成有发射区。本发明还公开了一种沟槽栅超结IGBT器件的制造方法。本发明能实现P型柱和P型体区的隔离，从而能防止形成P型柱到P型体区的空穴导通路径。
沟槽栅超结 igbt 器件及其制造方法

[发明专利]氧化物填充扩展沟槽栅超结MOSFET及其制造方法-CN200810018084.6有效
发明人：王彩琳;孙军 -专利权人：西安理工大学
申请日： 2008-04-29 - 公布日： 2008-09-17 - 主分类号： H01L29/78 文献下载
摘要：本发明公开了一种用氧化物填充扩展沟槽栅超结MOSFET及其制造方法，包括沟槽型的多晶硅栅极、栅氧化层及栅氧化层两侧的p－Well区，p－Well区内设置有n⁺源区；多晶硅栅极的正下方设有扩展沟槽本发明沟槽栅超结MOSFET结构，提高了器件的击穿电压，降低了导通电阻，减小了输入电容和输出电容，使得器件的总功耗降低，并简化了制造工艺。
氧化物填充扩展沟槽栅超结 mosfet 及其制造方法

[实用新型]一种超结IGBT的半导体功率器件-CN202022095317.1有效
发明人：陈利;陈译;陈彬 -专利权人：厦门芯一代集成电路有限公司
申请日： 2020-09-22 - 公布日： 2021-04-06 - 主分类号： H01L29/08 文献下载
摘要：本实用新型公开了一种超结IGBT的半导体功率器件，该器件包括：P型重掺杂衬底，P型重掺杂衬底上的N型重掺杂缓冲区，N型重掺杂缓冲区上的N型轻掺杂漂移区，N型轻掺杂漂移区上的N型重掺杂区和P型阱区，N型重掺杂区上的N型轻掺杂沟道区，该区设置在P型阱区中间，在P型阱区且靠近N型重掺杂区的N型轻掺杂区，N型轻掺杂区上的N型重掺杂源区，N型重掺杂源区相邻接的P型重掺杂源区，P型阱区和N型轻掺杂沟道区上的栅结构区，该栅结构区采用多晶硅和高K绝缘材料，N型/P型重掺杂源区引出发射极，栅结构引出栅极，P型重掺杂衬底下表面引出集电极。该器件通过N型轻掺杂区可以减小栅沟道的比导通电阻，通过超结可以提高该器件的开关速度。
一种 igbt 半导体功率器件

[发明专利]横向超结器件、横向绝缘栅双极晶体管及制造方法-CN202211124222.5有效
发明人：赵东艳;肖超;陈燕宁;邵瑾;董广智;付振;刘芳;张泉;尹强;田俊;杨毓龙 -专利权人：北京芯可鉴科技有限公司;北京智芯微电子科技有限公司
申请日： 2022-09-15 - 公布日： 2023-01-20 - 主分类号： H01L29/40 文献下载
摘要：本发明提供一种横向超结器件、横向绝缘栅双极晶体管及制造方法，属于芯片领域。该横向超结器件包括：P型衬底、P柱、N柱、栅极结构、源极结构和漏极结构；栅极结构包括多晶硅栅，多晶硅栅与漏极结构之间设置有场氧化层；场氧化层上方还设置有多晶硅场板，多晶硅场板上方设置有金属场板；多晶硅场板包括多段多晶硅微场板横向超结器件中的电容耦合结构能减弱表面电荷对横向超结器件电场的影响。
横向器件绝缘双极晶体管制造方法

[发明专利]基于二维材料可调控PN结的准非易失性存储器及其制备方法-CN201810310576.6在审
发明人：周鹏;陈华威;张卫 -专利权人：复旦大学
申请日： 2018-04-09 - 公布日： 2018-10-16 - 主分类号： H01L27/115 文献下载
摘要：本发明属于微纳电子技术领域，具体为基于二维材料可调控PN结的准非易失性存储器及其制备方法。其包括：在绝缘衬底上的一层二维材料作为电荷俘获层，在俘获层上面转移的另外两类二维材料，分别作为PN结的N区和闪存的隧穿层，在顶部堆叠的一类二维材料，作为PN结的P区和闪存的沟道层。本发明通过能带设计使得器件能在纳秒级别进行写入以及可控的电荷保持时间；通过施加栅压控制PN结的开启以及关闭，使得器件在PN结开启时能够进行超快写入；通过改变构成PN结两种材料的厚度和类型以及PN结面积与绝缘层面积比值，可以得到一类保持时间可调控的超快准非易失性新型存储器件。
二维材料可调控制备非易失性存储器闪存写入绝缘层发明制备工艺电荷俘获层新型存储器电荷保持非易失性栅压控制俘获层沟道层可控的纳电子隧穿层衬底堆叠绝缘施加

首页
«上一页
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
下一页»
尾页
共 100000 条