专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果3395371个,建议您升级VIP下载更多相关专利
  • [实用新型]家用地震早期电子告警装置-CN201420162574.4有效
  • 吴建堂 - 吴建堂
  • 2014-04-03 - 2014-10-15 - G08B21/10
  • 本实用新型公开了一种家用地震早期电子告警装置,其特征包括:6V直流电源、2路监测探头、电桥平衡电路、蜂鸣器驱动电路;所述的电桥平衡电路由2路监测探头、PNP晶体VT1、PNP晶体VT2、电阻R3、电阻R4、线性电位器RP和电阻R5及电解电容C1构成,NPN型晶体VT1基极和PNP晶体VT2发射极分别接2路监测探头;所述的蜂鸣器驱动电路由NPN型晶体VT3和蜂鸣器HA组成。
  • 家用地震早期电子告警装置
  • [发明专利]点亮装置及照明装置-CN200510007776.7无效
  • 井上隆男 - 日本先锋公司
  • 2005-02-17 - 2005-08-24 - H05B37/02
  • 本发明提供一种点亮装置,用PNP晶体(Q1)分流由电源电压的上升导致的发光二极(LED1、LED2)的正向电流的增加量,正向电流值变为与额定电压相对应的预定的电流值,而不需要恒流电路,发光二极(LED1在正向电流值因发光二极(LED1、LED2)的额定电压的偏差而变动的状态下,由PNP晶体(Q1)分流的电流值随第1电阻(R1)的电压降的大小而变动,第3电阻(R3)的电压降发生变动;伴随电压降的变动,PNP晶体(Q2)的发射极-PNP晶体(Q1)的基极间的电位差发生变动,发光二极(LED1、LED2)两端之间的电位差发生变动,抑制正向电流值的变动;从而能抑制产品间的亮度差。
  • 点亮装置照明
  • [发明专利]集成开基区PNP晶体碳化硅MOSFET器件及制备方法-CN202210608496.5有效
  • 李轩;娄谦;王常旺;邓小川;张波 - 电子科技大学
  • 2022-05-31 - 2023-04-28 - H01L29/423
  • 本发明提供一种集成开基区PNP晶体的碳化硅MOSFET器件及其制备方法,N‑外延层注入铝离子形成P型基区及P型发射区;铝离子注入形成P+欧姆接触区;氮离子注入形成N+源区;氮离子注入形成N型基区并激活退火;栅氧化层热生长并氮化退火;多晶硅淀积与刻蚀,通过引入PNP晶体结构实现P型发射区电位可调:在阻断状态及短路状态,PNP晶体穿通,P型发射区自动钳位保护氧化层,P型发射区与P型基区形成JFET耗尽夹断;在导通状态,PNP晶体截止,P型发射区浮空,不影响导通电阻,由于P型发射区电位钳位在低电压,器件栅漏电容较小,本发明在增强碳化硅MOSFET器件氧化层及短路可靠性的同时,又保证了器件正向导通特性,降低了器件开关损耗
  • 集成开基区pnp晶体管碳化硅mosfet器件制备方法
  • [发明专利]一种绝缘栅双极型晶体-CN201210304090.4无效
  • 李泽宏;赵起越;李巍;任敏;张金平;张波 - 电子科技大学
  • 2012-08-24 - 2012-11-21 - H01L29/06
  • 一种绝缘栅双极型晶体,属于功率半导体器件技术领域。本发明通过离子注入或杂质扩散方式在传统绝缘栅双极型晶体的P+体区(6)中引入带有受主能级的深能级杂质(12)。当器件内有大电流流过时,器件产生热损耗增大,深能级杂质(12)的电离率会随着器件温度的升高而增大,提高了IGBT器件中寄生NPNP晶闸管结构中NPN基区有效掺杂浓度,降低了NPN发射极注入效率γ,进而降低NPN共基极放大系数αNPN,可避免因αNPN+αPNP≥1而使器件寄生的晶闸管开启,器件因失去栅控能力无法关断而最终烧毁的后果,最终达到增大器件的正向安全工作区,提高器件可靠性的目的。
  • 一种绝缘栅双极型晶体管
  • [发明专利]二极触发的可控硅器件和集成电路-CN202110492221.5在审
  • 毛盼;张英韬;刘俊杰;朱玲欣;宋彬;许杞安;吴铁将 - 长鑫存储技术有限公司
  • 2021-05-06 - 2022-11-08 - H01L27/02
  • 本发明实施例提供一种二极触发的可控硅器件和集成电路,二极触发的可控硅器件包括:第一N型掺杂区和第一P型掺杂区构成第一二极;第二N型掺杂区和第二P型掺杂区构成第二二极,第一二极的负极和第二二极的正极电连接,第三N型掺杂区、第一P型阱和第二N型掺杂区构成寄生NPN型双极晶体;第一P型阱、栅极、第二N型掺杂区和第三N型掺杂区构成NMOS;第二N型掺杂区和第三二极的正极电连接,第三二极的正极和NPN型双极晶体的基极电连接,第一P型掺杂区、第三N型掺杂区和PNP型双极晶体的发射极电连接阳极;NPN型双极晶体的发射极和NMOS的栅极电连接阴极。
  • 二极管触发可控硅器件集成电路
  • [发明专利]一种静电保护电路及一种SCR器件-CN201510401070.2在审
  • 单毅 - 武汉新芯集成电路制造有限公司
  • 2015-07-09 - 2015-10-28 - H01L27/02
  • 本发明涉及电路电子技术领域,尤其涉及一种静电保护电路及一种SCR器件,通过构建一包括触发模块、电流产生单元和SCR模块的静电保护电路,当VDD有正ESD脉冲时,使第一PMOS的栅极变为低电平,产生VDD经第一PMOS晶体、第一NMOS晶体到GND的第一电流,第二NMOS导通,产生第二电流,经过N+掺杂区、流过Rnwell,Rnwell两端的产生压降,使三极晶体PNP开启,其集电极电流流经Rpwell使得NPN开启,正反馈效应使三极晶体PNP、三极晶体NPN形成的SCR开启放电,该方案触发电压低,响应速度快;大大降低了闩锁效应的风险,需求的MOS的尺寸小,有效减小了电路的尺寸。
  • 一种静电保护电路scr器件
  • [实用新型]具有降低反馈噪声的H型驱动器及其集成电路-CN200420005309.1无效
  • 林逸彬;林登财 - 易亨电子股份有限公司
  • 2004-03-03 - 2005-04-27 - H01L27/02
  • 一种驱动器,特别是一种数字交换模式的具有降低反馈噪声的H型驱动器,包括晶体电路及反馈电路,该反馈电路是三端点装置,其中一端点连接该晶体电路,其他二端点则分别连接该驱动器的二输出端点,在输出切换时,从一输出端点流入该反馈电路的电流中,仅有少部分电流从连接该晶体电路的该反馈电路的端点流出,大部分电流则从该反馈电路的另一端点流出至其连接的另一输出端点。在上述驱动器中,由于流入晶体电路的反馈电流被大幅降低,因而有效地减少反馈噪声。该反馈电路较佳者是一双向对称的PNP晶体。利用交指式及互补式的集成电路布局获得双向对称的PNP晶体亦被揭露。
  • 具有降低反馈噪声驱动器及其集成电路
  • [发明专利]可变极性的直流照明装置-CN91105175.9无效
  • 杨泰和 - 杨泰和
  • 1991-07-25 - 1995-05-31 - H05B41/16
  • 本发明提供一种可变极性的直流照明装置,包括直流电源供给装置;灯具;极性信号设定装置,和极性交换开关,由两个NPN功率晶体与两个PNP功率晶体分别相互串联后构成一桥式电路,第一功率晶体与第二功率晶体的发射极接往电源负端,第三功率晶体与第四功率晶体的发射极接往电源正端,灯具负载则并联于第一功率晶体与第三功率晶体的集电极串接点及第二功率晶体与第四功率晶体的集电极串接点之间。
  • 可变极性直流照明装置
  • [发明专利]一种新型晶体小信号等效电路模型-CN201410218694.6在审
  • 姜楠;黄风义;张有明 - 上海傲亚微电子有限公司
  • 2014-06-18 - 2014-08-20 - G06F17/50
  • 本发明公开了一种新型晶体小信号等效电路模型,其特征在于,该模型的寄生部分包含极内寄生电容元件,本征部分包含本征电感元件。晶体属于场效应晶体时,极内寄生电容元件包含于栅极寄生单元、漏极寄生单元、源极寄生单元中的一者、两者或三者,本征电感元件包含于栅源极间本征单元、栅漏极间本征单元、漏源极间本征单元中的一者、两者或三者;晶体属于双极型晶体时,极内寄生电容元件包含于基极寄生单元、集电极寄生单元、发射极寄生单元中的一者、两者或三者,本征电感元件包含于基极发射极极间本征单元、基极集电极极间本征单元、集电极发射极极间本征单元中的一者
  • 一种新型晶体管信号等效电路模型
  • [发明专利]DRAM存储单元电路及DRAM存储器-CN202310179260.9在审
  • 汪令飞;卢年端;王桂磊;赵超;李泠 - 北京超弦存储器研究院;中国科学院微电子研究所
  • 2023-02-28 - 2023-06-30 - G11C11/408
  • 本申请实施例提供了一种DRAM存储单元电路及DRAM存储器,包括第一晶体,第一晶体的源极接地,栅极寄生电容用于存储数据;第二晶体,第二晶体的源极接地,栅极寄生电容用于存储数据;第三晶体,第三晶体的漏极与第一位线电连接,源极与第一晶体的漏极、第二晶体的栅极电连接,栅极与字线电连接;第四晶体,第四晶体的漏极与第二位线电连接,源极与第二晶体的漏极、第一晶体的栅极电连接,栅极与字线电连接。设置第一晶体和第二晶体的锁存结构,提高了栅极对源漏通道的控制力,减少了晶体在截止状态下的电荷漏失,降低了DRAM存储器刷新频率,从而具备更低的功耗。
  • dram存储单元电路存储器

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top