“dram”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2382个，建议您升级VIP下载更多相关专利

[发明专利]基于序列模式的DRAM故障关联分析方法-CN201910832284.3在审
发明人：刘睿涛;宋长明;刘沙;钱宇;李伟东;张宏宇;龚道永;吴文斌 -专利权人：无锡江南计算技术研究所
申请日： 2019-09-04 - 公布日： 2021-03-05 - 主分类号： G06F11/07 文献下载
摘要：本发明公开一种基于序列模式的DRAM故障关联分析方法，包括以下步骤：对故障数据库中的非DRAM故障进行过滤，获得所需的DRAM故障数据；获得DRAM故障序列数据库；建立序列DRAM故障序列数据库；采用GSP算法，设定支持度，扫描序列DRAM故障序列数据库，获取所有满足支持度要求的DRAM故障序列的支持度；筛选出DRAM严重故障与DRAM严重故障、DRAM非严重故障与DRAM严重故障的序列规则，并计算其置信度；筛选出置信度大于60%的序列规则；如果出现反映DRAM严重故障与DRAM严重故障的序列规则，则表明DRAM严重故障与DRAM严重故障存在关联性；如果未出现反映DRAM非严重故障与DRAM严重故障关联的序列规则，则表明DRAM非严重故障不会导致DRAM严重故障。
基于序列模式 dram 故障关联分析方法

[发明专利]DRAM组合控制方法-CN201410428860.5有效
发明人：王大志;叶绍镇;陈派林 -专利权人：珠海全志科技股份有限公司
申请日： 2014-08-27 - 公布日： 2018-12-21 - 主分类号： G06F13/16 文献下载
摘要：本发明公开了一种DRAM组合控制方法，包括如下步骤：根据PCB所需DRAM，按照DRAM控制器外围的高低DQ组交换连接电路对一片DRAM进行设置，或对多片DRAM进行组合；根据一片或多片DRAM的规格，以及一片DRAM的设置方式或多片DRAM的组合方式，对DRAM控制器的第一控制端进行信号源配置。其通过PCB所需DRAM的规格，按照高低DQ组交换连接方式对一片DRAM进行设置，或对多片DRAM进行组合后，根据选择的一片DRAM的规格和设置方式，或多片DRAM的规格和组合方式，对DRAM控制器的第一控制端进行信号源配置，使得组合后的DRAM满足所需的DRAM的规格。最终实现了在同一块PCB上可以兼容多种不同规格的DRAM的目的。有效地解决了现有技术限制DRAM的兼容性，不利于降低电子系统的开发成本的问题。
dram 组合控制方法

[发明专利]一种Dram休眠及唤醒方法、装置和存储介质-CN201911335578.1在审
发明人：樊卿华;刘客 -专利权人：珠海全志科技股份有限公司
申请日： 2019-12-23 - 公布日： 2021-07-09 - 主分类号： G06F9/4401 文献下载
摘要：本发明提出了一种Dram休眠及唤醒方法、装置和存储介质，用以减少Dram休眠时的功耗，降低智能终端的硬件成本。Dram休眠方法包括：在Dram需要进入休眠状态时，获取Dram中指定空间存储的数据并复制到备份空间中，备份空间为在Dram初始化阶段时预留的；控制Dram进入自刷新低功耗模式；中断Dram控制器供电。Dram唤醒方法包括：在智能终端操作系统进入唤醒阶段，恢复Dram控制器供电；利用操作系统可用内存空间中的指定空间进行训练得到Dram唤醒所需的配置参数；使用该配置参数配置Dram控制器；控制Dram退出自刷新低功耗模式
一种 dram 休眠唤醒方法装置存储介质

[发明专利]一种更新DRAM配置的自适应装置和方法-CN201610055932.5有效
发明人：李宏楷;刘客;朱玮;叶绍镇 -专利权人：珠海全志科技股份有限公司
申请日： 2016-01-27 - 公布日： 2019-05-28 - 主分类号： G06F3/06 文献下载
摘要：本发明的技术方案包括一种更新DRAM配置的自适应装置，该装置包括：初始化模块，用于对接口和检测信息的初始化；DRAM分析模块，对DRAM执行分析处理；DRAM判断模块，检测DRAM类型的结果并进行记录和发送；配置模块，加载对应的DRAM类型驱动。本发明的技术方案包括一种更新DRAM配置的自适应方法，该方法包括：对DRAM进行逐个比对，确认异同点，根据异同点得到被检测DRAM类型并进行加载更新配置。本发明的有益效果为：能够识别不同类型DRAM颗粒，且将这套自适应方法运用到固件驱动中，自动检测PCB上贴的DRAM颗粒类型，加载对应的DRAM驱动，做到对不同DRAM类型颗粒的固件统一，降低客户固件的维护成本
一种更新 dram 配置自适应装置方法

[发明专利]使用动态随机存取存储器(DRAM)高速缓存指示符高速缓存存储器以提供可扩展DRAM高速缓存管理-CN201780010596.5在审
发明人： N·瓦伊德亚纳坦;M·C·A·A·黑德斯;C·B·韦里利 -专利权人：高通股份有限公司
申请日： 2017-02-01 - 公布日： 2018-10-23 - 主分类号： G06F12/0893 文献下载
摘要：本发明提供使用动态随机存取存储器DRAM高速缓存指示符高速缓存存储器以提供可扩展DRAM高速缓存管理。在一个方面中，提供DRAM高速缓存管理电路以管理对高带宽存储器中的DRAM高速缓存存储器的存取。所述DRAM高速缓存管理电路包括DRAM高速缓存指示符高速缓存存储器，其存储从系统存储器DRAM中的主控表读取并含有DRAM高速缓存指示符的主控表项。所述DRAM高速缓存指示符使得所述DRAM高速缓存管理电路能够确定所述系统存储器DRAM中的存储器行是否在高带宽存储器的所述DRAM高速缓存存储器中被高速缓存，且如果是，那么确定所述存储器行被存储在所述DRAM高速缓存存储器的哪一路中。基于所述DRAM高速缓存指示符高速缓存存储器，所述DRAM高速缓存管理电路可确定是否采用所述DRAM高速缓存存储器及/或所述系统存储器DRAM而以优化方式执行存储器存取操作。
高速缓存存储器高速缓存管理高速缓存指示系统存储器电路动态随机存取存储器存储器行存储器高带宽可扩展主控表存储存储器存取操作读取高速缓存存取优化管理

[发明专利]基于镜像存储的DRAM访问系统-CN202210209950.X在审
发明人：李旭 -专利权人：上海合见工业软件集团有限公司
申请日： 2022-03-04 - 公布日： 2022-05-31 - 主分类号： G06F13/16 文献下载
摘要：本发明涉及一种基于镜像存储的DRAM访问系统，包括镜像控制模块和N个DRAM模块，镜像控制模块一端与N个DRAM模块相连接，另一端与访问总线连接；当其中一个DRAM模块处于刷新周期时，其他N‑1个DRAM模块中存在至少一个DRAM模块不处于刷新周期。镜像控制模块用于通过访问总线获取读取信号，从当前不处于刷新周期的DRAM模块中选择一个DRAM模块读取目标数据，发送给访问总线；还用于通过访问总线获取写入信号，将待写入数据并行写入当前不处于刷新周期的DRAM模块，若存在当前处于刷新周期的DRAM模块，则缓存待写入数据，待当前处于刷新周期的DRAM模块完成当前刷新操作后，再将待写入数据写入该DRAM模块。本发明规避了刷新时间对DRAM访问的影响，提高了DRAM的访问效率。
基于存储 dram 访问系统

[发明专利]一种减小DRAM节电模式下静态功耗的电路及方法-CN201610028544.8有效
发明人：贾雪绒 -专利权人：西安紫光国芯半导体有限公司
申请日： 2016-01-15 - 公布日： 2018-08-21 - 主分类号： G11C11/4074 文献下载
摘要：本发明公开一种减小DRAM节电模式下静态功耗的电路及方法，电路包括DRAM内部供电电压产生器和模式控制电路；所述DRAM内部供电电压产生器用于产生DRAM工作的电压；所述模式控制电路用于：在DRAM芯片正常工作时，将DRAM内部供电电压产生器产生的工作电压直接传送给DRAM内部供电电压网络；在DRAM芯片处于节电模式时，将DRAM内部供电电压产生器产生的工作电压降压后传送给DRAM内部供电电压网络。本发明在传统的DRAM产品中内部供电电压模块的设计基础上，额外添加一种模式控制选通电路，使得DRAM芯片在正常操作模式下，仍然使用预定的内部供电电压；而在节电模式下，使用一个降低了的内部供电电压，从而达到减小DRAM节电模式下的静态功耗的目的。
一种减小 dram 节电模式静态功耗电路方法

[发明专利]一种DRAM内存时序配置方法和装置-CN202010873494.X有效
发明人：何灿阳 -专利权人：瑞芯微电子股份有限公司
申请日： 2020-08-26 - 公布日： 2022-05-13 - 主分类号： G06F3/06 文献下载
摘要：本发明公开一种DRAM内存时序配置方法和装置，其中方法包括如下步骤：在DRAM内存的预设位置写入第一数据；开启DRAM内存的TDQS功能；在DRAM内存的所述预设位置的部分位写入第二数据，第二数据的位数据与第一数据的位数据不同；关闭DRAM内存的TDQS功能；从DRAM内存的所述预设位置读出数据，判断读出数据是否等于第二数据；如果等于第二数据，则DRAM内存的识别结果为第一DRAM；如果不等于第二数据，则DRAM内存的识别结果为第二DRAM；根据识别结果以及预存的时序表获取对应的时序，所述时序表存储有第一DRAM对应的时序和第二DRAM对应的时序；配置所述对应的时序到DRAM内存。
一种 dram 内存时序配置方法装置

[实用新型]一种减小DRAM节电模式下静态功耗的电路-CN201620040023.X有效
发明人：贾雪绒 -专利权人：西安紫光国芯半导体有限公司
申请日： 2016-01-15 - 公布日： 2016-07-13 - 主分类号： G11C11/4074 文献下载
摘要：本实用新型公开一种减小DRAM节电模式下静态功耗的电路，电路包括DRAM内部供电电压产生器和模式控制电路；所述DRAM内部供电电压产生器用于产生DRAM工作的电压；所述模式控制电路用于：在DRAM芯片正常工作时，将DRAM内部供电电压产生器产生的工作电压直接传送给DRAM内部供电电压网络；在DRAM芯片处于节电模式时，将DRAM内部供电电压产生器产生的工作电压降压后传送给DRAM内部供电电压网络。本实用新型在传统的DRAM产品中内部供电电压模块的设计基础上，额外添加一种模式控制选通电路，使得DRAM芯片在正常操作模式下，仍然使用预定的内部供电电压；而在节电模式下，使用一个降低了的内部供电电压，从而达到减小DRAM节电模式下的静态功耗的目的。
一种减小 dram 节电模式静态功耗电路

[发明专利]DRAM子阵列级自动刷新存储器控制器优化-CN201480039303.2有效
发明人： D·V·斯里拉玛吉利;J·徐;X·董 -专利权人：高通股份有限公司
申请日： 2014-05-20 - 公布日： 2018-06-12 - 主分类号： G11C11/406 文献下载
摘要：刷新动态随机存取存储器(DRAM)的方法包括检测该DRAM的处在一DRAM条的行处的打开页在该DRAM条的打开子阵列内。该方法还包括当该DRAM条的目标刷新行在该DRAM条的打开子阵列内时，延迟向该DRAM条的该目标刷新行发布刷新命令。
子阵列动态随机存取存储器存储器控制器自动刷新延迟检测发布优化

[发明专利]DRAM电路的测试方法及系统-CN202210365432.7在审
发明人：王可新 -专利权人：上海格易电子有限公司
申请日： 2022-04-07 - 公布日： 2022-08-16 - 主分类号： G11C29/08 文献下载
摘要：本申请公开了一种DRAM电路的测试方法及系统。其中，该测试方法用于DRAM电路的测试系统，DRAM电路的测试系统包括寄存电路及DRAM电路；该测试方法包括基于读指令产生第一使能信号，并将第一使能信号发送至寄存电路；寄存电路基于第一使能信号经由数据线获取期望数据；获取期望数据后，基于读指令产生延时信号，并将延时信号发送至DRAM电路，DRAM电路基于延时信号读取DRAM中的存储数据，并将基于期望数据及存储数据得到的DRAM电路测试结果经由数据线输出。本申请的DRAM电路的测试方法及系统，能够缩短DRAM电路的测试时间，提高DRAM电路的产测效率。
dram 电路测试方法系统

[发明专利]图像数据在DRAM中的处理方法及系统-CN201410079196.8有效
发明人：谢成兴 -专利权人：珠海全志科技股份有限公司
申请日： 2014-03-05 - 公布日： 2018-11-16 - 主分类号： G06T1/60 文献下载
摘要：本发明提供一种图像数据在DRAM中的处理方法及系统。其中方法包括以下步骤：GBUS发出读写图像数据的请求命令；GDAM接收GBUS发出的请求命令，转换成与DRAM控制器相应的请求信号，发送给DBUS；DBUS接收GDAM发送的请求信号，通过DRAM控制器处理DRAM中的图像数据。该方法完成了图像数据在DRAM中的读写处理，提高了访问DRAM中图像数据的方便性并发挥了DRAM的最高效率；且采用有效措施保证尽量少的DRAM存储空间，尽量少的所需DRAM数据带宽以及尽量高的DRAM的访问效率
图像数据 dram 中的处理方法系统

[发明专利]一种业务恢复方法及装置-CN201410855551.6有效
发明人：胡浩涵;刘荣斌;张晋 -专利权人：华为技术有限公司
申请日： 2014-12-31 - 公布日： 2018-04-10 - 主分类号： G06F9/445 文献下载
摘要：本发明实施例涉及一种业务恢复方法及装置，该方法包括当接收到系统复位重启请求时，保存芯片内部状态、芯片内部配置数据以及DRAM中的部分配置数据，所述DRAM中的部分配置数据为在DRAM初始化过程中需要使用的数据；配置所述DRAM从第一状态切换为第二状态；其中，所述DRAM在所述第一状态下由外部控制器向所述DRAM发送刷新命令以维持所述DRAM中的数据存储状态不变；所述DRAM在所述第二状态下由所述DRAM自身控制所述DRAM执行刷新操作以维持所述DRAM中的数据存储状态不变；对系统进行复位重启操作；配置所述DRAM从所述第二状态切换为所述第一状态；利用保存的所述芯片内部状态、芯片内部配置数据以及所述DRAM中的部分配置数据进行业务恢复
一种业务恢复方法装置

[发明专利]DRAM中增加的刷新间隔和能量效率-CN201811113412.0在审
发明人： Y·索林因 -专利权人：英派尔科技开发有限公司
申请日： 2013-09-01 - 公布日： 2019-01-18 - 主分类号： G11C11/406 文献下载
摘要：本文描述的技术一般地包括与具有显著降低的刷新能量使用的DRAM设备的设计和操作有关的方法和系统。用于设计DRAM的方法基于所述DRAM中的存储器单元的测定或预测的故障概率来针对能量效率优化或以其他方式改进DRAM。DRAM可被配置为以增加后刷新间隔工作，从而降低DRAM刷新能量，但是导致DRAM中的存储器单元的可预测部分过快泄漏电能而不能保持数据。DRAM被进一步配置由选定数量的备用存储器单元，用于替代“泄漏的”存储器单元，从而DRAM以增加后刷新间隔工作可以实现DRAM容量极小减少或者无减少。
存储器单元能量效率泄漏备用存储器单元设计和操作故障概率能量使用可预测配置替代预测优化改进

[发明专利]用于个别地配置共享公共命令存取总线的动态随机存取存储器的系统和方法-CN201780011119.0有效
发明人： F·阿奎尔;M·德罗普;V·斯里尼瓦斯;P·克洛维斯 -专利权人：高通股份有限公司
申请日： 2017-01-12 - 公布日： 2021-08-31 - 主分类号： G06F13/16 文献下载
摘要：公开了用于配置个人计算设备(PCD)中的动态随机存取存储器(DRAM)的系统和方法。示例性方法包括提供与第一DRAM和第二DRAM通信的共享命令存取(CA)总线。来自片上系统(SoC)的第一命令在第一DRAM和第二DRAM处被接收。响应于所接收的第一命令，第一DRAM的解码器确定是否屏蔽模式寄存器写入(MRW)。包含配置信息的第二命令经由共享CA总线在第一DRAM和第二DRAM处被接收。响应于由第一DRAM的解码器进行的确定，所接收的MRW被第一DRAM忽略或实现。
用于个别配置共享公共命令存取总线动态随机存取存储器系统方法

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 2382 条