[发明专利]一种信号屏蔽电路以及半导体存储器在审
| 申请号： | 202111064019.9 | 申请日： | 2021-09-10 |
| 公开（公告）号： | CN115798539A | 公开（公告）日： | 2023-03-14 |
| 发明（设计）人： | 李思曼 | 申请（专利权）人： | 长鑫存储技术有限公司 |
| 主分类号： | G11C11/407 | 分类号： | G11C11/407 |
| 代理公司： | 北京派特恩知识产权代理有限公司 11270 | 代理人： | 高天华;张颖玲 |
| 地址： | 230000 安徽省合肥市*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请实施例提供了一种信号屏蔽电路以及半导体存储器，该信号屏蔽电路包括接收电路、延时控制电路和逻辑运算电路；其中，接收电路，用于接收待处理信号和片选信号，输出初始处理信号和初始片选信号；延时控制电路，用于对所述初始片选信号进行延时以及逻辑控制操作，得到片选屏蔽信号，且所述片选屏蔽信号的脉冲宽度大于或等于两个预设时钟周期；逻辑运算电路，用于根据所述片选屏蔽信号对所述初始处理信号进行无效屏蔽处理，得到目标信号。这样，可以在保证DRAM不会丢失有效信息的同时，还能够最大程度地避免电流浪费，达到节省功耗的目的。 | ||
| 搜索关键词： | 一种 信号 屏蔽 电路 以及 半导体 存储器 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司，未经长鑫存储技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202111064019.9/，转载请声明来源钻瓜专利网。
- 上一篇：光电器件及其制备方法与显示终端
- 下一篇：挡板组合
- 同类专利
- 记忆体驱动装置-201811583944.0
- 吴瑞仁;简汎宇 - 北京时代全芯存储技术股份有限公司
- 2018-12-24 - 2023-08-29 - G11C11/407
- 一种记忆体驱动装置，其包含第一开关、电压侦测电路及开关阵列。第一开关具有第一输出端与第一控制端，第一输出端提供输出电压予记忆体单元。电压侦测电路耦接第一输出端，用以侦测输出电压，并依据输出电压产生控制信号，控制信号依输出电压值的变动而即时改变。开关阵列包含多个第二开关，所述多个第二开关耦接于第一控制端，依据控制信号以导通所述多个第二开关的其中至少一者，借以调整第一控制端的电压进而调整输出电压的波形。
- 公共升压辅助-201910078311.2
- D·R·斯里尼瓦苏拉雷迪;V·巴特苏里 - 格芯公司
- 2019-01-28 - 2023-08-25 - G11C11/407
- 本发明涉及公共升压辅助。本公开涉及一种包括辅助电路的结构，该辅助电路被配置为使用公共升压逻辑器件为辅助电路的读取逻辑电路和写入逻辑电路两者添加升压电压。
- 半导体存储器装置-201710176970.0
- 仓盛文章 - 力晶积成电子制造股份有限公司
- 2017-03-23 - 2023-08-22 - G11C11/407
- 半导体存储器装置包括：读出放大器，从连接于字线及位线的存储器元件读出数据；第1开关元件，连接于第1电源电压与读出放大器的第1电源中间节点之间；第2开关元件，连接于第2电源电压与读出放大器的第2电源中间节点之间；均衡器电路，使第1及第2电源中间节点均衡成第1电源中间节点的最大值与第2电源中间节点的最小值之间的半值电平；以及电压保持用电容，分别连接第1及第2电源中间节点，将第1及第2电源中间节点实质上保持为第1电源中间节点的最大值与第2电源中间节点的最小值之间的半值电平。
- DRAM中门控脉冲信号的校正方法和装置-202310540538.0
- 钱阔;王晓阳 - 上海奎芯集成电路设计有限公司
- 2023-05-12 - 2023-08-08 - G11C11/407
- 本申请提供一种DRAM中门控脉冲信号的校正方法和装置，属于存储器技术领域，所述方法包括：基于DRAM的时钟周期确定最大相位偏移量，并基于最大相位偏移量确定相位调节步长；基于相位调节步长对初始门控脉冲信号进行相位调节以得到第一和第二门控脉冲信号集合；分别基于第一和第二门控脉冲信号集合中的门控脉冲信号对当前校正节点对应的数据选通信号进行采样以得到第一和第二采样值序列；基于第一和第二采样值序列确定门控脉冲信号的相位校正值，对初始门控脉冲信号进行校正以得到目标门控脉冲信号，并将目标门控脉冲信号作为当前校正节点对应的门控脉冲信号，能在不影响DRAM工作的情况下进行校正，提高DRAM的工作效率。
- 半导体装置及半导体存储装置-202310006263.2
- 谷川博之 - 蓝碧石科技株式会社
- 2023-01-04 - 2023-07-07 - G11C11/407
- 本发明提供一种能够降压至所需电压的半导体装置及半导体存储装置。本发明提供一种半导体装置(100)，关于将第一电压降压为第二电压而从输出部输出的降压电路中的供给所述第二电压的第一晶体管或第二晶体管的至少一者，相比于将连接于所述输出部的漏极电极的扩散层与第一金属层连接的第一接触部的数量，连接于接地电压或者被供给所述第一电压的源极电极的第二接触部的数量设置得更多，相比于将连接于所述输出部的所述漏极电极的所述第一金属层与第二金属层连接的第一通孔的数量，连接于接地电压或者被供给所述第一电压的所述源极电极的第二通孔的数量设置得更多。
- 一种信号屏蔽电路以及半导体存储器-202111064019.9
- 李思曼 - 长鑫存储技术有限公司
- 2021-09-10 - 2023-03-14 - G11C11/407
- 本申请实施例提供了一种信号屏蔽电路以及半导体存储器，该信号屏蔽电路包括接收电路、延时控制电路和逻辑运算电路；其中，接收电路，用于接收待处理信号和片选信号，输出初始处理信号和初始片选信号；延时控制电路，用于对所述初始片选信号进行延时以及逻辑控制操作，得到片选屏蔽信号，且所述片选屏蔽信号的脉冲宽度大于或等于两个预设时钟周期；逻辑运算电路，用于根据所述片选屏蔽信号对所述初始处理信号进行无效屏蔽处理，得到目标信号。这样，可以在保证DRAM不会丢失有效信息的同时，还能够最大程度地避免电流浪费，达到节省功耗的目的。
- 动态存储器、其制作方法、读取方法及存储装置-202210351082.9
- 朱正勇;康卜文;王桂磊;赵超 - 北京超弦存储器研究院
- 2022-04-02 - 2023-02-17 - G11C11/407
- 本申请实施例提供了一种动态存储器、制作方法、读取方法及存储装置。该动态存储器在进行写入操作时通过字线向主栅极施加第一电平，并通过位线向待写入的存储单元的源极传输存储信号，源极将存储信号传递至漏极，漏极将存储信号传递至背栅极，背栅极与漏极的节点电容作为存储单元的存储电容，由此实现了数据的写入；在进行读取操作时，利用背栅极上的电压对于晶体管阈值电压的影响，通过字线对背栅极施加第二电平，然后通过检测晶体管输出电流的大小来实现数据的读出，因此，存储单元中仅需要设置一个晶体管即可实现数据的读写，无需另外设置晶体管或者电容器件，极大的简化了存储单元的结构，有利于提高动态存储器的集成度和存储密度。
- 驱动电路及存储器-202110752696.3
- 刘格言;谷银川 - 长鑫存储技术有限公司
- 2021-07-02 - 2023-01-03 - G11C11/407
- 本申请实施例涉及一种驱动电路及存储器。该驱动电路包括：主驱动模块，用于接收第一信号，并根据第一信号生成第二信号；辅助驱动模块，其输出端与主驱动模块的输出端连接，其第一输入端用于接收所述第一信号，所述辅助驱动模块与所述主驱动模块共同生成所述第二信号；其中，所述第二信号具有三个电平值，分别记为第一电平值、第二电平值、第三电平值，所述第一信号具有两个电平值，分别为第一电平值和所述第二电平值，第三电平值大于第一电平值且小于第二电平值。通过主动驱动模块和辅助驱动模块将根据第一信号中的第二电平值下拉并稳定在第三电平值后生成第二信号，削弱了第一信号的电平幅值，减小电平转换时间，稳定了传输数据信号。
- 半导体器件及其操作方法-202110849010.2
- 韩刘;王新泳;孟庆超;线怀鑫;丁婧 - 台湾积体电路制造股份有限公司;台积电（南京）有限公司;台积电（中国）有限公司
- 2021-07-27 - 2022-12-13 - G11C11/407
- 本公开总体涉及半导体器件及其操作方法。一种具有单元区域的半导体器件，该单元区域包括第一组一个或多个第一块和第二组一个或多个第二块。每个第一块包括时钟门，并且每个第二块包括去耦电容器。第一组具有两个或更多个第一块和/或第二组具有两个或更多个第二块。第一组的第一块与第二组的第二块交错。
- 数据缓冲电路的布局结构-202210834558.4
- 郭迎冬;刘忠来;姜伟;徐静 - 长鑫存储技术有限公司
- 2022-07-14 - 2022-10-18 - G11C11/407
- 本公开提供一种数据缓冲电路的布局结构，数据缓冲电路包括第一放大电路模块、第二放大电路模块以及均衡决策电路模块；第一放大电路模块的输出端与第二放大电路模块的输入端通过第一组信号线连接；均衡决策电路模块的调节输出端与第一组信号线连接，用于调节第一组信号线上的电压；第一放大电路模块的输出端、第二放大电路模块的输入端、均衡决策电路模块的调节输出端以及第一组信号线同层布置。本公开实施例可以降低小信号线的信号线负载。
- 随机存储器的控制电路、随机存储器和电子设备-202210416144.X
- 袁伟;李飞雄;胡振波;彭剑英;冉学成;戴泽国 - 芯来智融半导体科技(上海)有限公司
- 2022-04-20 - 2022-07-22 - G11C11/407
- 本申请实施例提供了一种随机存储器的控制电路、随机存储器和电子设备中，涉及信号处理技术领域。该随机存储器的控制电路包括：控制组件与弱下拉组件，弱下拉组件的控制端与控制器电连接，弱下拉组件的输出端与选通管脚电路电连接，控制器控制弱下拉组件在控制器确定门控打开位置时输出低电平信号，以将DQS信号的不定态下拉至低电平状态，解决了目前DDR存储器的门控信号的门控打开位置确定成本较高的技术问题，大大降低了门控信号的门控打开位置确定的人工成本，同时提高了随机存储器的兼容性与适配性。
- 在读取一次性可编程存储器时提高性能的方法和装置-202080029242.7
- S·巴利苏布兰马尼安;S·W·斯普里格斯;G·B·贾米森 - 德克萨斯仪器股份有限公司
- 2020-02-14 - 2021-12-10 - G11C11/407
- 本发明公开了在读取存储器时提高性能的方法、装置、系统和制品。示例方法包括：将感测电路(218)的输出(288)初始化为第一逻辑高值，从存储器(202或204)获得对应于存储在存储器(202或204)中的存储器位的第一电流(I
- 加速的存储器内高速缓存-202110249850.5
- D·尤达诺夫 - 美光科技公司
- 2021-03-08 - 2021-10-12 - G11C11/407
- 本申请涉及一种加速的存储器内高速缓存。存储器阵列具有第一区段和第二区段。所述存储器阵列的所述第一区段包含由第一类型的存储器构成的存储器晶胞的第一子阵列。所述存储器阵列的所述第二区段包含由所述第一类型的存储器构成的存储器晶胞的第二子阵列，所述第二子阵列中的每个存储器晶胞的配置不同于所述第一子阵列中的每个晶胞的配置。可替代地，所述区段可以包含由不同于所述第一类型的存储器的第二类型的存储器构成的存储器晶胞。无论哪种方式，所述第二类型的存储器或不同配置的第一类型的存储器在所述第二子阵列中的存储器晶胞的存储器等待时间小于在所述第一子阵列中的所述第一类型的存储器的每个存储器晶胞的存储器等待时间。
- 半导体存储装置-202010656428.7
- 和田政春 - 铠侠股份有限公司
- 2020-07-09 - 2021-06-29 - G11C11/407
- 本发明的一形态的半导体存储装置具备：第1积层部，具有第1周边电路；以及第2积层部，具有存储单元、与存储单元连接的字线、与存储单元及第1周边电路连接的位线、以及选自由与位线连接的第2周边电路及与字线连接的第3周边电路所组成的群中的至少一个周边电路，且设置在第1积层部的上方。至少一个周边电路具备场效晶体管，该场效晶体管具有包含氧化物半导体的通道层。
- 用于基于位置设置存储器的操作参数的设备和方法-202010775986.5
- E·杜赖;Q·R·霍尔顿 - 美光科技公司
- 2020-08-05 - 2021-02-23 - G11C11/407
- 本发明公开用于基于位置设置存储器的操作参数的设备和方法。所述操作参数可包含输入/输出电路的操作参数。举例来说，操作参数可针对输出驱动器电路阻抗、用于输入接收器电路的均衡、终端阻抗，以及其它。位置信息提供给存储器装置并且用于设置所述操作参数。在一些实例中，可基于所述位置信息使标称操作参数设置偏移，进而根据位置来定制所述存储器装置的所述操作参数。所述位置信息可为基于存储器模块位置的位置的存储器插槽地址。所述位置信息可与子系统内的存储器装置的位置有关。在一些实例中，所述位置信息可提供给存储器装置的未使用的端子，例如未使用的数据端子。
- 闪速存储器设备-202080001907.3
- 张黄鹏;杨诗洋;王瑜;曹华敏;李婷;侯旭 - 长江存储科技有限责任公司
- 2020-08-13 - 2020-12-18 - G11C11/407
- 本公开内容的各方面提供半导体存储设备。半导体存储设备包括存储单元阵列和与该存储单元阵列耦合的外围电路。存储单元阵列包括多个存储单元。外围电路包括可编程逻辑电路，该可编程逻辑电路被配置为在半导体存储设备上电之后执行逻辑功能。
- 具有数据记录机构的半导体装置-201910519837.X
- T·J·普拉姆;S·D·万德格拉夫 - 美光科技公司
- 2019-06-17 - 2020-03-31 - G11C11/407
- 本申请案涉及一种具有数据记录机构的半导体装置。一种电子装置包含：检测电路，其经配置以确定与所述电子装置的操作相关联的一或多个操作数据、一或多个装置传感器数据或其组合；触发电路，其可操作地耦合到所述电路，所述触发电路经配置以基于从所述一或多个操作数据、所述一或多个装置传感器数据或其组合检测一或多个目标准则来生成应力输入；以及降级传感器，其可操作地耦合到所述触发电路，所述降级传感器具有阈值电压且经配置以记录在所述电子装置的操作期间发生的所述目标准则，其中所述降级传感器经配置以基于所述阈值电压根据所述应力输入的降级来记录所述目标准则。
- 包括电荷存储装置和存取装置之间的选通区的集成存储器-201910730910.8
- S·J·德尔纳;C·L·英戈尔斯 - 美光科技公司
- 2019-08-08 - 2020-02-21 - G11C11/407
- 本申请涉及包括电荷存储装置和存取装置之间的选通区的集成存储器。一些实施例包含具有存取晶体管的集成式组合件。所述存取晶体管具有以选通方式与第二源极/漏极区耦合的第一源极/漏极区。数字线与所述第一源极/漏极区耦合。电荷存储装置经由互连件与所述第二源极/漏极区耦合。所述互连件包含一定长度的半导体材料。保护晶体管选通所述半导体材料的所述长度的一部分。
- 记忆体驱动装置-201822173527.0
- 吴瑞仁;简汎宇 - 江苏时代全芯存储科技股份有限公司;铨芯科技股份有限公司
- 2018-12-24 - 2019-07-12 - G11C11/407
- 一种记忆体驱动装置，其包含第一开关、电压侦测电路及开关阵列。第一开关具有第一输出端与第一控制端，第一输出端提供输出电压予记忆体单元。电压侦测电路耦接第一输出端，用以侦测输出电压，并依据输出电压产生控制信号，控制信号依输出电压值的变动而即时改变。开关阵列包含多个第二开关，所述多个第二开关耦接于第一控制端，依据控制信号以导通所述多个第二开关的其中至少一者，借以调整第一控制端的电压进而调整输出电压的波形。
- 半导体器件-201811420438.X
- 高桥弘行;吉田昌弘 - 瑞萨电子株式会社
- 2018-11-26 - 2019-06-25 - G11C11/407
- 提供了一种半导体器件，该半导体器件在不增加面积的情况下以提高的写入速度进行操作。根据本发明的半导体器件包括：多个存储器单元，多个存储器单元布置成行和列的矩阵；多个字线，多个字线设置到存储器单元的每个行；多个位线对，多个位线对设置到存储器单元的每个列；感测放大器，感测放大器放大位线对中的电位差；数据线对，数据线对将数据传递到位线对；列选择电路，列选择电路允许从数据线对接收数据；列解码器，列解码器将列选择信号发送到列选择电路；以及感测放大器控制电路，感测放大器控制电路在列解码器将列选择信号发送到列选择电路之后激活感测放大器。
- 一种高数据率DRAM中共模电压动态检测调整接收器及其控制方法-201610532464.6
- 卫秦啸;张晓晨;贾雪绒 - 西安紫光国芯半导体有限公司
- 2016-07-06 - 2019-03-15 - G11C11/407
- 本发明一种高数据率DRAM中共模电压动态检测调整接收器及其控制方法，对DRAM输入信号完整性进行修正，解决输入信号在接收器(Receiver)中的信号完整性修复问题。所述接收器包括共模电压比较运算放大器和共模电压检测电路，以及依次连接的接收器偏置电路，第一级接收电路和第二级接收电路；第一级接收电路中的偏置电流管分为a、b两部分，尺寸小的b部分经栅端连接共模电压比较运算放大器的输出端，尺寸大的a部分经栅端连接接收器偏置电路的输出端；第一级接收电路的两个输出端分别连接共模电压检测电路的两个输入端，共模电压检测电路的输出端连接共模电压比较运算放大器的正相输入端，共模电压比较运算放大器的负相输入端连接参考电压信号VCOM。
- 具有连接到PMOSFET接头的源极和漏极的阻抗元件的电路-201810674285.5
- 陈·安迪·旺坤;庄耀功;李逸聪;陈欣宇;西瑞姆·迪亚加拉简 - ARM有限公司
- 2018-06-26 - 2019-01-04 - G11C11/407
- 一种生成电路实例以包括多个pMOSFET实例的方法，其中每个pMOSFET实例具有连接到一个或多个供电轨实例的源极端子实例。电路实例包括阻抗元件实例，其中每个阻抗元件实例连接到对应pMOSFET实例的源极端子实例和漏极端子实例。取决于一组要求，阻抗元件实例中的一个或多个处于高阻抗状态或低阻抗状态。
- 半导体器件-201410638738.0
- 饭岛正章 - 瑞萨电子株式会社
- 2014-11-07 - 2018-10-26 - G11C11/407
- 本发明涉及一种半导体器件。过去存在不能够防止产生在信号DQS和DQSB之间的差的高阻抗状态的问题。通过本发明，第一比较器电路在将输入端子耦合到端子电位之后并且从两个信号的前导的开始时刻之前起输出表示DQS和DQSB之间的差的信号DQSIN。第二比较器电路将DQS或者DQSB的电平与基准电压Vref进行比较并且输出表示比较结果的信号ODT_DET。门电路在掩蔽状态下通过信号EW掩蔽信号DQSIN。控制电路基于ODT_DET识别前导的开始时刻，并且在前导的开始之前将信号EW设置为掩蔽状态并且从前导的开始时刻起将信号EW设置为去掩蔽状态。
- 一种加速DRAM灵敏放大器的方法-201410127117.6
- 亚历山大;段会福;俞冰 - 西安紫光国芯半导体有限公司
- 2014-03-31 - 2017-02-08 - G11C11/407
- 本发明提供一种加速DRAM灵敏放大器的方法，包括以下步骤第一NMOS管的栅极信号sant升高打开第一NMOS管，第一NMOS管的漏极信号ncs被拉低到地电压，参考位线bl_n开始被往地电压拉；然后，第二NMOS管的栅极信号sap1t升高使第二NMOS管导通，使第二NMOS管的源极信号pcs被拉高至高电压vod，位线bl电压被快速拉高至高于电压vblh，然后第二NMOS管的栅极信号sap1t变为低电平；然后，第三NMOS管的栅极信号sap2t升高使第三NMOS管导通，第三NMOS管的源极信号pcs被拉至电压vblh，位线bl慢慢降低至vblh电压。本发明一种加速DRAM灵敏放大器的方法，通过一个NMOS管引入大于DRAM灵敏放大器驱动电压的高电压vod，加速DRAM灵敏放大器的放大速度，同时位线电压最终还是维持在vblh电压，所以也保证了DRAM存储单元的可靠性。
- 一种高数据率DRAM中共模电压动态检测调整接收器-201620710800.7
- 卫秦啸;张晓晨;贾雪绒 - 西安紫光国芯半导体有限公司
- 2016-07-06 - 2016-12-14 - G11C11/407
- 本实用新型一种高数据率DRAM中共模电压动态检测调整接收器，包括共模电压比较运算放大器和共模电压检测电路，以及依次连接的接收器偏置电路，第一级接收电路和第二级接收电路；第一级接收电路中的偏置电流管分为a、b两部分，尺寸小的b部分经栅端连接共模电压比较运算放大器的输出端，尺寸大的a部分经栅端连接接收器偏置电路的输出端；第一级接收电路的两个输出端分别连接共模电压检测电路的两个输入端，共模电压检测电路的输出端连接共模电压比较运算放大器的正相输入端，共模电压比较运算放大器的负相输入端连接参考电压信号VCOM。实现了DRAM输入信号的信号完整性动态校准，实时检测调整，能够及时追踪输入信号共模电压的变化。
- 动态存储器读操作下的省电方法及其列选择信号驱动电路-201310098026.X
- 段会福;俞冰;付妮 - 西安华芯半导体有限公司
- 2013-03-25 - 2013-06-26 - G11C11/407
- 本发明提供一种动态存储器读操作下的省电方法及其列选择信号驱动电路，该方法包括：当第二级灵敏放大器的放大使能信号或第二级灵敏放大器的均衡信号为高且动态存储器中第二级灵敏放大器工作时，将列选择信号置低关闭位线和局部数据线之间的开关。本发明解决了现有动态存储器读操作时的电能浪费问题，能够有效减少动态存储器的功耗。
- 具有多个功率模式的均步信号传输系统-200980151566.1
- F·A·韦尔;J·W·鲍尔顿;R·E·帕尔默 - 拉姆伯斯公司
- 2009-07-09 - 2011-11-23 - G11C11/407
- 在低功率信号传输系统中，集成电路设备包括开环时钟分发电路和发射电路，它们协同操作以支持未伴随源同步定时参考的信息承载符号的高速发射。开环时钟分布电路响应于外部供应的时钟信号生成发射时钟信号，并且发射电路响应于发射时钟信号的转变向外部信号线上输出符号序列。每个符号在符号时间内在发射电路的输出处有效，并且允许发射时钟信号与外部供应的时钟信号之间的相位偏移漂移至少该符号时间。
- 具有内核时钟同步的均步信号传输系统-200980151567.6
- F·A·韦尔;R·E·帕尔默;J·W·鲍尔顿;A·M·福勒 - 拉姆伯斯公司
- 2009-07-09 - 2011-11-23 - G11C11/407
- 在低功率信号传输系统中，集成电路设备包括开环时钟分发电路和发射电路，它们协同操作以支持未伴随源同步定时参考的信息承载符号的高速发射。开环时钟分布电路响应于外部供应的时钟信号生成发射时钟信号，并且发射电路响应于发射时钟信号的转变向外部信号线上输出符号序列。每个符号在符号时间内在发射电路的输出处有效，并且允许发射时钟信号与外部供应的时钟信号之间的相位偏移漂移至少该符号时间。
- 半导体存储装置-200980145701.1
- 饭田真久 - 松下电器产业株式会社
- 2009-02-23 - 2011-10-12 - G11C11/407
- 以对在复位动作时设定的负电压的字线复位电平电压(Vw)进行锁存来存储的方式，由PMOS晶体管(QP1～2)和NMOS晶体管(QN1～2)来基本构成字线驱动器(120a)。并且，将应力缓和用的PMOS晶体管(QP4)和NMOS晶体管(QN3)追加到字线驱动器(120a)中，并追加字线偏压控制电路(210)，其在字线置位时、复位开始时和复位期间，将提供偏压控制为有效。
- 一种补偿源同步动态随机存取存储器内存颗粒数据延迟的方法-201010598448.X
- 李静;白宗元;张磊;纪奎;张英文 - 曙光信息产业股份有限公司
- 2010-12-17 - 2011-08-17 - G11C11/407
- 本发明提供了一种补偿SDRAM内存颗粒数据延迟的方法，采用FPGA实现，每块主板设置若干内存控制器；每个内存控制器负责控制4条内存的读写；测定每根内存的工作时钟；FPGA根据各个内存的位置决定其工作时钟的相位，通过调节其时钟相位来调节由于内存条位置不同PCB布线带来的延时误差。本发明在大容量、多内存内存控制器系统设计中，能大大消除由于PCB走线带来的布线误差，较小PCB布线难度，降低设计风险。
- 专利分类
