|
|
钻瓜专利网为您找到相关结果 201个，建议您 升级VIP下载更多相关专利
- [发明专利]一种激活预充电反馈电路和存储器-CN202311177197.1在审
-
俞剑;亚历山大
-
浙江力积存储科技有限公司
-
2023-09-13
-
2023-10-20
-
G11C11/413
- 本公开的实施例提供一种激活预充电反馈电路和存储器，激活反馈模块，接收激活触发信号和激活库地址，根据激活触发信号和激活库地址，生成库激活反馈信号；预充电反馈模块，接收预充电触发信号和与预充电触发信号对应的预充电库地址，根据预充电触发信号和预充电库地址，生成库预充电反馈信号；信号产生模块，接收库激活反馈信号或库预充电反馈信号，在接收到库激活反馈信号和与库激活反馈信号对应的存储库的预充电信号时，输出与库激活反馈信号对应的存储库的预充电触发信号至预充电反馈模块，以及，在接收到库预充电反馈信号和与库预充电反馈信号对应的存储库的激活信号时，输出与库预充电反馈信号对应的存储库的激活触发信号至激活反馈模块。
- 一种激活充电反馈电路存储器
- [发明专利]一种延迟锁相环和存储器-CN202311016848.9在审
-
秦彬瑜;亚历山大
-
浙江力积存储科技有限公司
-
2023-08-14
-
2023-09-12
-
H03L7/081
- 本发明提供了一种延迟锁相环和存储器，其中，延迟锁相环包括：预处理模块，配置为接收初始时钟信号，对初始时钟信号进行预处理，输出分频时钟信号，分频时钟信号的频率小于初始时钟信号的频率；可调延迟线，配置为对分频时钟信号进行传输，并基于延迟线控制信号对分频时钟信号进行调整，输出延迟时钟信号；反馈模块，配置为接收分频时钟信号，基于预定量的延迟时间对分频时钟信号进行延迟输出反馈时钟信号；检测模块，配置为接收分频时钟信号和反馈时钟信号，对分频时钟信号和反馈时钟信号进行相位检测，输出相位检测信号；调参模块，配置为接收相位检测信号，基于所述相位检测信号输出所述延迟线控制信号。
- 一种延迟锁相环存储器
- [发明专利]一种优化tRCD参数的方法-CN201710349534.9有效
-
亚历山大
-
西安紫光国芯半导体有限公司
-
2017-05-17
-
2023-09-12
-
G11C16/26
- 本发明涉及一种回写方法和一种存储器。所述回写方法包括：步骤a:通过第一级灵敏放大器将位线和参考位线之间的电压差放大，之后将经放大的电压差数据传输到局部数据线上；步骤b：将步骤a中经放大的电压差数据从局部数据线送入第二级灵敏放大器，通过第二级灵敏放大器对步骤a中经放大的电压差数据进行放大并锁存；步骤c：将步骤b中经放大并锁存的电压差数据回写到局部数据线上；其中，步骤c发生在列选信号CSL有效时。正确数据的回写阻止了灵敏放大器中的错误翻转，并且还能帮助灵敏放大器很快地把错误翻转的值拉回到正确值上，以消除列选信号开启带来的噪声对位线和参考位线及SA的影响。
- 一种优化trcd参数方法
- [发明专利]存储结构-CN202310089016.3有效
-
亚历山大;蒋新淼
-
浙江力积存储科技有限公司
-
2023-01-16
-
2023-08-18
-
G11C11/4094
- 本公开的实施例提供一种存储结构，其包括：存储阵列、读数据控制电路、写数据控制电路、数据输出缓存、数据输入缓存和写数据选择电路。读数据控制电路从存储阵列读取第一差分数据对，根据第一差分数据对来生成读取数据对。数据输出缓存存储读取数据对并向输入/输出端口输出读取数据对。数据输入缓存存储经由输入/输出端口输入的写入数据对。写数据选择电路在拷贝信号处于有效电平的情况下，将读取数据对提供给写数据控制电路，以及在拷贝信号处于无效电平的情况下，将写入数据对提供给写数据控制电路。写数据控制电路根据从写数据选择电路接收到的数据对来生成第二差分数据对，将第二差分数据对写入存储阵列。
- 存储结构
- [发明专利]一种延迟锁相环和存储器-CN202310061921.8在审
-
亚历山大;秦彬瑜
-
浙江力积存储科技有限公司
-
2023-01-13
-
2023-05-30
-
H03L7/081
- 本发明提供了一种延迟锁相环，包括：预处理模块，配置为接收初始时钟信号，对所述初始时钟信号进行预处理，输出多个分频时钟信号；多个可调延迟线，配置为分别对每一所述分频时钟信号进行调整及传输，输出多个延迟时钟信号；后处理模块，配置为对多个延迟时钟信号进行后处理，输出目标时钟信号，所述目标时钟信号的频率等于所述初始时钟信号的频率，所述目标时钟信号的相位和所述初始时钟信号的相位相同。本申请提供的延迟锁相环在环路内部实现了对外部时钟的降频，增大了环路内时钟脉冲宽度，从而提高了系统的抗噪声能力，提高了工作频率。本发明还提供了一种存储器。
- 一种延迟锁相环存储器
|
