“杨诗洋”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果62个，建议您升级VIP下载更多相关专利

[发明专利]占空比校准装置及方法-CN201910877648.X有效
发明人：周常瑞;杨诗洋;王颀 -专利权人：长江存储科技有限责任公司
申请日： 2019-09-17 - 公布日： 2023-10-03 - 主分类号： H03K3/017 文献下载
摘要：本发明实施例提供了一种占空比校准装置及方法。其中，所述占空比校准装置包括：占空比检测电路，用于基于时钟信号，生成第一信号和第二信号；所述第一信号承载了所述时钟信号中高电平部分的信息；所述第二信号承载了所述时钟信号中低电平部分的信息；边沿检测电路，用于检测所述第一信号中的第一个变化边沿以及所述第二信号中的第一个变化边沿，得到检测结果；控制电路，用于基于得到的检测结果，生成第一控制信号；占空比调节电路，用于根据所述第一控制信号对所述时钟信号进行校准。如此，能够对高速时钟信号的校准进行快速响应，以实现对高速时钟信号的快速校准。
校准装置方法

[发明专利]一种眼图参考电压的校准方法及装置-CN202110276674.4有效
发明人： 杨诗洋;刘飞;王颀;霍宗亮;叶甜春 -专利权人：中国科学院微电子研究所
申请日： 2021-03-15 - 公布日： 2023-05-05 - 主分类号： G01R35/00 文献下载
摘要：本发明提供了一种眼图参考电压的校准方法及装置，包括：确定眼图的上边界和下边界；基于所述上边界和所述下边界，推算存在目标参考电压的目标区域；在所述目标区域内进行扫描，确定所述目标参考电压。该校准方法首先确定眼图范围，在结合数据推算的方式，找出存在目标参考电压的目标区域，之后再在该目标区域内进行扫描以获得目标参考电压，即减少了目标区域以外的扫描次数，提高了目标参考电压的校准效率。
一种参考电压校准方法装置

[发明专利]存储器设备中的ZQ电阻器校准电路及其校准方法-CN202180001099.5有效
发明人：张黄鹏;杨诗洋 -专利权人：长江存储科技有限责任公司
申请日： 2021-03-31 - 公布日： 2023-05-02 - 主分类号： G11C13/00 文献下载
摘要：在特定方面，一种用于ZQ电阻器校准的电路可以包括第一输入，被配置为接收第一默认配置。该电路还可以包括第二输入，被配置为接收基于第一比较的第一校准值。该电路还可以包括第一输出，被配置为提供用于第一电阻器类别的第一电阻器代码。该电路可以另外包括第二输出，被配置为提供用于与第一电阻器类别不同的第二电阻器类别的第二电阻器代码。该电路还可以包括第一逻辑电路，被配置为接收来自第一输入的信号和来自第二输入的信号，并且将信号提供到第一输出。到第一输出的信号可以包括第一电阻器代码。第一电阻器代码可以与第二电阻器代码不同。
存储器设备中的 zq 电阻器校准电路及其方法

[发明专利]具有数据掩码的高速存储器器件-CN202180001821.5有效
发明人：邓春菲;杨诗洋 -专利权人：长江存储科技有限责任公司
申请日： 2021-06-03 - 公布日： 2023-05-02 - 主分类号： G11C16/10 文献下载
摘要：本公开的方面提供了一种半导体器件。例如，半导体器件可以包括第一串并转换器、第二串并转换器以及耦合到第一串并转换器和第二串并转换器的写入数据转换器。第一串并转换器可以被配置为基于一组写入时钟信号将串行数据转换为并行数据，因此并行数据具有关于该组写入时钟信号的第一时序对准。第二串并转换器可以被配置为基于该组写入时钟信号生成掩码图案，因此掩码图案具有关于该组写入时钟信号的第二时序对准。写入数据转换器可以被配置为基于并行数据和掩码图案生成有效数据。
具有数据掩码高速存储器器件

[发明专利]一种多相时钟串行器及信号转换系统-CN201811607524.1有效
发明人：邓春菲;杨诗洋;何杰;王颀;刘飞;霍宗亮;叶甜春 -专利权人：中国科学院微电子研究所
申请日： 2018-12-27 - 公布日： 2022-12-02 - 主分类号： H03K19/0175 文献下载
摘要：本申请涉及一种多相时钟串行器及信号转换系统，所述多相时钟串行器，应用在具有单一频率的信号转换系统中，包括多路并行数据预处理电路、等宽连续脉冲信号产生电路和多路复用电路；通过多路并行数据预处理电路对多路并行数据进行预处理，得到多个预处理串行数据，同时为后续的串行提供充足的建立时间；而所述等宽连续脉冲信号产生电路能够产生多个等宽脉冲信号，使得多路复用电路能够根据多个等宽时钟脉冲将多路预处理串行数据进行最终的串行处理，从而得到串行数据流。等宽脉冲信号的产生无需使用分频器，从而简化了多相时钟串行器的结构。
一种多相时钟串行信号转换系统

[发明专利]一种数据传输装置、方法、存储器及存储系统-CN202210921382.6在审
发明人：邓春菲;杨诗洋 -专利权人：长江存储科技有限责任公司
申请日： 2022-08-02 - 公布日： 2022-11-11 - 主分类号： G11C16/08 文献下载
摘要：本发明实施例提供一种数据传输装置、方法、存储器及存储系统。其中，所述数据传输装置包括：后写入发生器，所述后写入发生器被配置为：在某一写入操作周期结束之后，生成后写入时钟信号，所述后写入时钟信号用于使待写入数据中的剩余数据能够被加载到存储器中的页缓存器；其中，所述待写入数据为期望在所述写入操作周期加载到所述页缓存器中的数据；所述剩余数据为在所述写入操作周期所述待写入数据中未能加载到所述页缓存器的数据。
一种数据传输装置方法存储器存储系统

[发明专利]延迟锁相环电路、存储器件及时钟同步方法-CN202210146268.0在审
发明人：丁玲;杨诗洋 -专利权人：长江先进存储产业创新中心有限责任公司
申请日： 2022-02-17 - 公布日： 2022-06-17 - 主分类号： H03L7/081 文献下载
摘要：本发明实施例公开一种延迟锁相环(DLL)电路、存储器件及时钟同步方法。DLL电路包括：相位比较子电路、控制子电路、延迟子电路以及内部反馈子电路，相位比较子电路用于接收输入时钟信号和反馈时钟信号；比较输入时钟信号和反馈时钟信号的相位差，获得比较结果信号；向控制子电路输出比较结果信号；控制子电路，用于接收比较结果信号和外部输入的模式控制信号；基于模式控制信号选择延迟线的工作模式；在选定的工作模式下，基于比较结果信号生成第一控制信号；向延迟线输出第一控制信号；延迟线用于接收第一控制信号，基于第一控制信号对输入时钟信号进行延时调整，获得第二输出时钟信号。
延迟锁相环电路存储器件时钟同步方法

[发明专利]存储器芯片及其数据处理电路和数据处理方法-CN201911029701.7有效
发明人： 杨诗洋;王颀;刘飞;霍宗亮 -专利权人：中国科学院微电子研究所
申请日： 2019-10-28 - 公布日： 2022-01-04 - 主分类号： G11C29/56 文献下载
摘要：本发明公开了一种存储器芯片及其数据处理电路和数据处理方法，设置存储器芯片内置的数据处理电路包括数据图形产生器、并串转换电路以及端口驱动模块。在测试模式下，数据图形产生器自动启动预设测试命令，基于预设测试命令产生测试数据，测试数据通过并串转换电路进行并串转换生成第一数据信号，第一数据信号用于控制端口驱动模块输出第一结果，基于第一结果监测存储器芯片的功耗参数。无需提前写入数据，缩短了测试时间；而且测试采样区间不受数据最大地址上限的限制，降低了测试难度，有利于提高测试精度。
存储器芯片及其数据处理电路方法

[发明专利]延迟锁相环及其延迟线锁定方法、装置、介质及系统-CN202110960569.2在审
发明人：武金玉;王颀;付祥;杨诗洋;鲁岩;丁玲 -专利权人：长江存储科技有限责任公司
申请日： 2021-08-20 - 公布日： 2021-11-16 - 主分类号： H03L7/081 文献下载
摘要：本申请提供了一种延迟锁相环及其延迟线锁定方法、装置、介质及系统，方法包括：获取包括延迟锁相环的系统的条件参数和预先存储的锁定值；在预先存储的锁定值中确定条件参数对应的初始锁定值；以及响应于根据初始锁定值确定出延迟锁相环的延迟线满足锁定条件，对当前的延迟线进行锁定。通过预先存储多个延迟线的锁定值，并结合系统的条件参数选择适合系统的锁定值开始调整延迟线，使得初始锁定值尽可能地接近系统最终的锁定值，大大减少延迟线的调整次数，从而减少延迟线的锁定时间，进而减少系统运行时时钟信号不同步的时间，尽可能地减小对系统运行的影响。
延迟锁相环及其延迟线锁定方法装置介质系统

[发明专利]校准电路、存储器装置及端接电阻的校准方法-CN202110733072.7在审
发明人： 杨诗洋;张黄鹏 -专利权人：长江存储科技有限责任公司
申请日： 2021-06-28 - 公布日： 2021-09-21 - 主分类号： G11C7/10 文献下载
摘要：本申请公开了一种用于数据接口的数据输出驱动器的校准电路，该校准电路包括：控制电路，配置成根据校准时钟信号和校准开始信号在第一时间段生成第一控制信号；电压发生单元，配置成根据所述第一控制信号生成第一参考电压；代码生成单元，配置成根据所述第一控制信号和所述第一参考电压生成第一校准代码；代码寄存单元，存储有参考端接电阻代码和参考驱动强度代码；以及计算单元，配置成从所述第一校准代码获取第一驱动强度代码，并根据所述参考端接电阻代码、所述参考驱动强度代码、所述第一驱动强度代码和第一调整代码计算并生成第一端接电阻代码，以校准所述数据输出驱动器中的端接电阻。
校准电路存储器装置端接电阻方法

[发明专利]一种COMS振荡器电路-CN201711328023.5有效
发明人： 杨诗洋;王颀;刘飞;霍宗亮;靳磊;叶甜春 -专利权人：中国科学院微电子研究所
申请日： 2017-12-13 - 公布日： 2021-05-07 - 主分类号： H03K3/353 文献下载
摘要：本发明公开一种COMS振荡器电路，包括监测模块和复位脉冲产生模块；通过监测模块在监测到所述RS触发器的两个输出信号的电平相同时，输出触发信号至所述复位脉冲产生模块；以使复位脉冲产生模块输出复位脉冲信号至第一延迟单元、第一比较器和第二比较器，进而控制RS触发器的两个输出信号电平相反。实现了初始输出波形满足稳定工作的要求。
一种 coms 振荡器电路

[发明专利]一种数据写入控制电路和控制方法-CN201910155811.1有效
发明人： 杨诗洋;王颀;刘飞;霍宗亮 -专利权人：中国科学院微电子研究所
申请日： 2019-03-01 - 公布日： 2021-01-22 - 主分类号： G11C16/08 文献下载
摘要：本发明提供了一种数据写入控制电路和控制方法，包括计数器、检测器、数据锁存模块、延时模块、编码器和驱动器；计数器在接收到写入数据后开始计数并生成地址，并将地址传输至检测器；检测器在地址达到最大地址后，向编码器输出溢出控制信号；数据锁存模块在接收到写入数据后，对写入数据进行锁存，并将写入数据传输至延时模块；延时模块对数据锁存模块输出的数据进行延时，并将延时后的数据传输至编码器，以使数据和地址同步传输；编码器在接收到溢出控制信号后，对延时后的数据进行重新编码，将溢出部分的数据改写为缺省数据。由于缺省数据为无效数据，因此，不会被传输到驱动器，从而不仅能够避免溢出数据覆盖原有数据，而且可以降低功耗。
一种数据写入控制电路控制方法

[发明专利]闪速存储器设备-CN202080001907.3在审
发明人：张黄鹏;杨诗洋;王瑜;曹华敏;李婷;侯旭 -专利权人：长江存储科技有限责任公司
申请日： 2020-08-13 - 公布日： 2020-12-18 - 主分类号： G11C11/407 文献下载
摘要：本公开内容的各方面提供半导体存储设备。半导体存储设备包括存储单元阵列和与该存储单元阵列耦合的外围电路。存储单元阵列包括多个存储单元。外围电路包括可编程逻辑电路，该可编程逻辑电路被配置为在半导体存储设备上电之后执行逻辑功能。
存储器设备

[实用新型]一种占空比校准电路-CN201821502409.3有效
发明人：何杰;杨诗洋;王颀;宋大植;詹姆士·金 -专利权人：长江存储科技有限责任公司
申请日： 2018-09-13 - 公布日： 2019-04-09 - 主分类号： H03K5/156 文献下载
摘要：本实用新型实施例公开了一种占空比校准电路，包括：延迟线、下降沿检测模块和相位插值模块；延迟线串联有多个子延迟线，每个子延迟线包括一个或多个串联且延迟时间相等的延时单元，前一个子延迟线中延时单元的延迟时间小于后一个子延迟线中延时单元的延迟时间；下降沿检测模块，用于根据待校准信号的频率从延迟线上获得待校准信号的多个延时信号，并根据待校准信号和每个延时信号检测待校准信号的下降沿，得到下降沿状态检测信号；相位插值模块，用于根据待校准信号和所述下降沿状态检测信号，获得校准后的信号。本实用新型能够满足在满足不同频率信号的占空比校准精度的情况下，减小电路的功耗和占用面积。
延迟线校准信号延时单元下降沿延迟占空比校准电路状态检测信号本实用新型下降沿检测插值模块延时信号串联占空比校准频率信号校准功耗减小相等电路占用检测

[发明专利]一种占空比校准电路-CN201811069756.6在审
发明人：何杰;杨诗洋;王颀;宋大植;詹姆士·金 -专利权人：长江存储科技有限责任公司
申请日： 2018-09-13 - 公布日： 2018-11-16 - 主分类号： H03K5/156 文献下载
摘要：本发明实施例公开了一种占空比校准电路，包括：延迟线、下降沿检测模块和相位插值模块；延迟线串联有多个子延迟线，每个子延迟线包括一个或多个串联且延迟时间相等的延时单元，前一个子延迟线中延时单元的延迟时间小于后一个子延迟线中延时单元的延迟时间；下降沿检测模块，用于根据待校准信号的频率从延迟线上获得待校准信号的多个延时信号，并根据待校准信号和每个延时信号检测待校准信号的下降沿，得到下降沿状态检测信号；相位插值模块，用于根据待校准信号和所述下降沿状态检测信号，获得校准后的信号。本发明能够满足在满足不同频率信号的占空比校准精度的情况下，减小电路的功耗和占用面积。
延迟线校准信号延时单元下降沿延迟占空比校准电路状态检测信号下降沿检测插值模块延时信号串联占空比校准频率信号校准功耗减小相等电路占用检测

1
2
3
4
5
下一页»
尾页
共 62 条