“江苏时代全芯存储科技股份有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果50个，建议您升级VIP下载更多相关专利

[发明专利]相变化记忆体的制造方法-CN202010479561.X有效
发明人：林仲汉;朱煜;罗国峰 -专利权人： 江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司
申请日： 2020-05-29 - 公布日： 2023-03-14 - 主分类号： H10N70/20 文献下载
摘要：一种相变化记忆体的制造方法，包括：形成堆叠结构，堆叠结构包括：导电层；下电极层，位于导电层上方；上电极层，位于下电极层上方；以及相变化材料，位于下电极层与上电极层之间；根据第一遮罩蚀刻上电极层，以形成上电极线；在同一电浆蚀刻腔室中同时地根据上电极线蚀刻相变化材料及进行一氮化处理，直到形成相变化材料层及氮化的相变化材料层于上电极线的下方，并暴露出下电极层的一部分，其中氮化的相变化材料层覆盖相变化材料层的侧表面；以及移除下电极层的该部分及其下方的导电层，以形成下电极线及其下方的导线。此方法透过在相变化材料层的暴露表面上形成可保护相变化材料层的氮化的相变化材料层，以避免相变化材料层在后续蚀刻制程中严重受损。
相变记忆体制造方法

[发明专利]类神经电路以及运作方法-CN201980007977.7有效
发明人：林仲汉;邱青松 -专利权人： 江苏时代全芯存储科技股份有限公司;铨芯科技股份有限公司
申请日： 2019-11-15 - 公布日： 2022-05-24 - 主分类号： G06N3/063 文献下载
摘要：一种类神经电路包含一突触电路以及一后神经元电路。突触电路包含一相变化元件、一第一开关以及一第二开关。相变化元件包含一第一端以及一第二端。第一开关包含一第一端以及一第二端。第二开关包含一第一端、一第二端以及一控制端。第一开关用以接收一第一脉冲信号。第二开关耦接相变化元件以及第一开关。第二开关用以接收一第二脉冲信号。后神经元电路包含一电容以及一输入端。后神经元电路的输入端响应于第一脉冲信号而对电容充电。后神经元电路依据电容的电压位准与一电压门槛值产生一激发信号。后神经元电路依据激发信号产生一控制信号。控制信号控制第二开关导通，第二脉冲信号流经第二开关，以控制相变化元件的状态，进而决定类神经电路的一权重。
神经电路以及运作方法

[发明专利]相变化记忆体-CN201810339585.8有效
发明人：吴孝哲 -专利权人： 江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司;英属维京群岛商时代全芯科技有限公司
申请日： 2016-03-08 - 公布日： 2022-02-25 - 主分类号： H01L45/00 文献下载
摘要：本发明揭露一种相变化记忆体。相变化记忆体包含相变化层、导电层、加热元件、第一绝缘垫以及接触结构。相变化层具有一主表面，导电层位于相变化层的主表面的一侧，且电性连接相变化层。加热元件接触相变化层的主表面。第一绝缘垫接触相变化层的主表面，且包含相对的第一侧面以及第二侧面，分别接触加热元件以及导电层。接触结构电性连接加热元件。此相变化记忆体具有低生产成本、稳定的品质及高的记忆单元密度。
相变记忆体

[实用新型]校准装置-CN202120533462.5有效
发明人：吴瑞仁;砂永登志男;陈卓凡 -专利权人： 江苏时代全芯存储科技股份有限公司;塞席尔商使命科技控股有限公司
申请日： 2021-03-15 - 公布日： 2021-12-24 - 主分类号： G01R35/00 文献下载
摘要：本案揭露一种校准装置，是用以校准记忆体。校准装置包含输入端、第一上拉电路及第一比较器。输入端用以耦接外部电阻。第一上拉电路耦接于输入端，并用以接收电源供应电压。第一上拉电路包含多个第一上拉单元，这些第一上拉单元彼此并联。第一比较器耦接于输入端。第一比较器用以接收相应于电源供应电压的比例电压，并输出第一控制信号至该些第一上拉单元，使得该些第一上拉单元中每一者的电阻值相等于外部电阻的电阻值。本案实施例提供一种校准装置，通过校准装置对记忆体进行校准，以使记忆体与外部装置阻抗匹配，借以改善记忆体输出的高频信号产生反射的状况。
校准装置

[实用新型]记忆体装置-CN202120540603.6有效
发明人：吴瑞仁;砂永登志男;蔡修群 -专利权人： 江苏时代全芯存储科技股份有限公司;塞席尔商使命科技控股有限公司
申请日： 2021-03-16 - 公布日： 2021-12-17 - 主分类号： G11C7/10 文献下载
摘要：一种记忆体装置，包含记忆体组以及控制电路。记忆体组包含多个记忆体库。控制电路耦接于记忆体组，并包含三态逻辑致能电路以及地址解码电路。三态逻辑致能电路用以暂存多个暂存地址信号，依据同步信号以输出多个暂存地址信号，且解码多个暂存地址信号以产生致能信号，并传送致能信号至多个记忆体库中的一者。地址解码电路用以解码多个暂存地址信号以驱动多个记忆体库中的一者。
记忆体装置

[发明专利]相变化记忆体及其制造方法-CN201810068238.6有效
发明人：吴孝哲;王博文 -专利权人： 江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司;英属维京群岛商时代全芯科技有限公司
申请日： 2016-03-23 - 公布日： 2021-11-19 - 主分类号： H01L45/00 文献下载
摘要：一种相变化记忆体及其制造方法。制造相变化记忆体的方法包含以下操作：(a)形成堆叠层结构于基材上，堆叠层结构包含第一加热材料层、第二加热材料层以及第一介电层；(b)形成第一凹口贯穿堆叠层结构；(c)形成第一导电接触结构于第一凹口中；(d)图案化堆叠层结构，使堆叠层结构的剩余部分形成第一图案化加热材料层、第二图案化加热材料层以及第一图案化介电层；(e)形成第二凹口贯穿堆叠层结构的剩余部分，第二凹口将第一图案化加热材料层及第二图案化加热材料层断开，而形成第一多层加热组件以及第二多层加热组件；以及(f)形成相变化组件于第二凹口中。在此亦揭露一种相变化记忆体。在此揭露的相变化记忆体具有更高的写入数据速度及可靠度。
相变记忆体及其制造方法

[发明专利]混合型存储器单元-CN202010139681.5在审
发明人：廖昱程;刘峻志;邱青松 -专利权人： 江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司;铨芯科技股份有限公司
申请日： 2020-03-03 - 公布日： 2021-09-07 - 主分类号： G06F3/06 文献下载
摘要：本发明公开了一种混合型存储器单元，包含读写元件组、储存电路以及选择电路。读写元件组电性耦接于一字符线与两位线，其中所述两位线分别传送两个数据信号。储存电路电性耦接读写元件组。选择电路电性耦接读写元件组及储存电路，且用于依据选择电压控制储存电路呈现易失性存储模式或非易失性存储模式。
混合存储器单元

[发明专利]混合型存储器-CN202010139335.7在审
发明人：廖昱程;刘峻志;邱青松 -专利权人： 江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司;铨芯科技股份有限公司
申请日： 2020-03-03 - 公布日： 2021-09-03 - 主分类号： G06F3/06 文献下载
摘要：本发明公开了一种混合型存储器，包含存储器阵列、字符线解码器、中介电路以及读写电路，其中字符线解码器电性耦接存储器阵列，中介电路电性耦接存储器阵列，且读写电路电性耦接中介电路。存储器阵列包含多个混合型存储器单元。每个混合型存储器单元包含读写元件组、储存电路以及选择电路。读写元件组电性耦接于一字符线与两位线。字符线控制读写元件组的导通或断开，两位线分别传送两个数据信号。储存电路用于依据读取驱动信号产生两个读取回应信号。选择电路电性耦接于储存电路，且用于依据选择电压控制储存电路呈现易失性或非易失性存储模式。
混合存储器

[发明专利]相变化存储器及其制造方法-CN202010093033.0在审
发明人：刘峻志;廖昱程;李承翰;邱青松 -专利权人： 江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司;铨芯科技股份有限公司
申请日： 2020-02-14 - 公布日： 2021-08-17 - 主分类号： H01L45/00 文献下载
摘要：本发明公开了一种相变化存储器，包含下电极、加热器、相变化层以及上电极。下电极包含电性接触的导电芯层以及热阻层，且热阻层围绕导电芯层的外侧面周围。加热器耦接于下电极，相变化层耦接于加热器，且上电极耦接于相变化层。
相变存储器及其制造方法

[发明专利]测试结构及其测试方法-CN202010088655.4在审
发明人：廖昱程;刘峻志;张雄世;张明丰 -专利权人： 江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司
申请日： 2020-02-12 - 公布日： 2021-08-13 - 主分类号： H01L23/544 文献下载
摘要：本发明涉及一种测试结构及其测试方法，所述测试结构包括：第一子测试结构，包括第一串联结构，所述第一串联结构包括第一加热器，以及位于所述第一加热器顶部表面的第一相变层，所述第一加热器的电阻值为待测阻值；第二子测试结构，包括第二串联结构，所述第二串联结构包括第二加热器，以及位于所述第二加热器顶部表面的第二相变层，所述第二相变层与所述第一相变层的阻值相同，所述第二加热器的阻值与所述第一加热器的阻值之比小于设定值；以及所述第一子测试结构和第二子测试结构内的电连接线路的电阻相同。上述测试结构及其测试方法能够准确测量相变存储单元内加热器的阻值。
测试结构及其方法

[发明专利]校准装置-CN202110274807.4在审
发明人：吴瑞仁;砂永登志男;陈卓凡 -专利权人： 江苏时代全芯存储科技股份有限公司;塞席尔商使命科技控股有限公司
申请日： 2021-03-15 - 公布日： 2021-06-01 - 主分类号： G01R35/00 文献下载
摘要：本案揭露一种校准装置，是用以校准记忆体。校准装置包含输入端、第一上拉电路及第一比较器。输入端用以耦接外部电阻。第一上拉电路耦接于输入端，并用以接收电源供应电压。第一上拉电路包含多个第一上拉单元，这些第一上拉单元彼此并联。第一比较器耦接于输入端。第一比较器用以接收相应于电源供应电压的比例电压，并输出第一控制信号至该些第一上拉单元，使得该些第一上拉单元中每一者的电阻值相等于外部电阻的电阻值。本案实施例提供一种校准装置，通过校准装置对记忆体进行校准，以使记忆体与外部装置阻抗匹配，借以改善记忆体输出的高频信号产生反射的状况。
校准装置

[发明专利]记忆体装置以及其修补方法-CN202110282028.9在审
发明人：吴瑞仁;砂永登志男;杨子澔 -专利权人： 江苏时代全芯存储科技股份有限公司;塞席尔商使命科技控股有限公司
申请日： 2021-03-16 - 公布日： 2021-05-25 - 主分类号： G11C29/00 文献下载
摘要：一种记忆体装置以及其修补方法，记忆体装置包含多个常规记忆体电路与冗余记忆体电路。常规记忆体电路包含多个常规记忆体阵列。冗余记忆体电路包含冗余记忆体阵列。多个常规记忆体阵列共用冗余记忆体阵列。当多个常规记忆体阵列中的第一常规记忆体阵列的第一常规记忆体单元毁坏时，冗余记忆体阵列的第一冗余记忆体单元取代第一常规记忆体单元。当多个常规记忆体阵列中的第二常规记忆体阵列的第二常规记忆体单元毁坏时，冗余记忆体阵列的第二冗余记忆体单元取代第二常规记忆体单元。本实施于冗余记忆体单元的分配上更有弹性亦可改善冗余记忆体单元不足够的问题。
记忆体装置及其修补方法

[发明专利]记忆体驱动装置-CN201880083358.1在审
发明人：吴瑞仁 -专利权人： 江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司;铨芯科技股份有限公司
申请日： 2018-06-27 - 公布日： 2021-04-23 - 主分类号： G11C11/16 文献下载
摘要：一种记忆体驱动装置，其包含开关、电压设定电路及偏压控制电路。开关耦接于记忆体。电压设定电路耦接于开关，并用以于第一期间提供设定信号以开启开关，借以产生电流流经开关至记忆体。偏压控制电路耦接于开关与记忆体，并用以于第二期间根据电流而提供偏压信号予开关，借以控制开关的启闭而适应性地调整电流。
记忆体驱动装置

[发明专利]相变化记忆体-CN201711403141.8有效
发明人：苏水金 -专利权人： 江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司;英属维京群岛商时代全芯科技有限公司
申请日： 2015-12-24 - 公布日： 2021-04-06 - 主分类号： H01L45/00 文献下载
摘要：本发明揭露一种相变化记忆体。相变化记忆体包含主动元件、下电极、阻障件、加热器、第一绝缘层、上电极以及环状相变化层。下电极耦接主动元件，阻障件位于下电极上方，而加热器嵌于阻障件中。第一绝缘层覆盖加热器与阻障件，而上电极位于第一绝缘层上方。环状相变化层围绕第一绝缘层与上电极，且环状相变化层接触加热器的至少一侧面。由于加热器与环状相变化层之间的接触面积很小，因此相变化记忆体的重置电流很低。
相变记忆体

[发明专利]记忆体驱动装置-CN201880083372.1在审
发明人：吴瑞仁 -专利权人： 江苏时代全芯存储科技股份有限公司;江苏时代芯存半导体有限公司;铨芯科技股份有限公司
申请日： 2018-06-27 - 公布日： 2021-01-29 - 主分类号： G11C11/56 文献下载
摘要：一种记忆体驱动装置于此揭露。此记忆体驱动装置包含控制电路、参考电压产生电路以及第一开关。控制电路用以依据输入信号产生第一信号。参考电压产生电路包含参考电阻，并用以依据第一信号产生参考信号。第一开关与记忆体电阻相耦接，用以依据第一信号产生驱动信号以读写记忆体电阻。当输入信号降低，且记忆体电阻的电阻值大于参考电阻的电阻值时，驱动信号的降低时间大于参考信号的降低时间。
记忆体驱动装置

1
2
3
4
下一页»
尾页
共 50 条